位置：首页 > IC型号导航 > 首字符P型号页 > 首字符P的型号第1332页 > PSD8342V10MT > PSD8342V10MT PDF资料 > PSD8342V10MT PDF资料1第76页
PSD834F2V
表48.写时序
-10
符号
t
LVLX
t
AVLX
t
LXAX
t
AVWL
t
SLWL
t
DVWH
t
WHDX
t
WLWH
t
WHAX1
t
WHAX2
t
WHPV
t
DVMV
t
AVPV
t
WLMV
注： 1 。
2.
3.
4.
5.
6.
-15
民
26
10
12
20
20
45
8
48
12
0
33
70
33
70
35
70
35
70
最大
-20
单位
民
30
12
14
25
25
50
10
53
17
0
40
80
40
80
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
最大
参数
ALE或脉冲宽度
地址建立时间
地址保持时间
地址有效到领导
WR的边缘
CS有效到WR前缘
WR数据建立时间
WR数据保持时间
WR脉冲宽度
WR到地址无效后缘
WR的后缘DPLD地址
无效
尾随的西边缘到端口输出
有效使用I / O端口数据寄存器
数据有效到端口输出有效
使用宏单元寄存器预置/清除
地址输入有效到地址
输出延迟
WR有效到端口输出有效使用
宏单元寄存器预置/清除
条件
民
26
（注
1
)
（注
1
)
（注
1,3
)
（注
3
)
（注
3
)
（注
3
)
（注
3
)
（注
3
)
（注
3,6
)
（注
3
)
（注
3,5
)
（注
2
)
（注
3,4
)
9
9
17
17
45
7
46
10
0
最大
使用任何输入选择内部PSD功能。
在复用模式下，锁存地址从ADIO延迟产生，以解决任何输出端口上。
WR具有相同的时序E， LDS ， UDS ， WRL ， WRH和信号。
假设数据是之前活跃的写信号稳定。
假设写操作之前，数据变为有效激活。
tWHAX2是地址保持时间是用来产生用于内部PSD存储器分区选择信号DPLD输入。
76/89
