位置：首页 > IC型号导航 > 首字符P型号页 > 首字符P的型号第1362页 > PSD8342V10JT > PSD8342V10JT PDF资料 > PSD8342V10JT PDF资料1第7页
地址/数据/控制总线
PLD
输入
公共汽车
页面
注册
嵌入式
算法
8行业
动力
MANGMT
单位
2兆比特PRIMARY
FL灰内存
图2. PSD框图
8
VSTDBY
(PC2)
CNTL0,
CNTL1,
CNTL2
扇形
SELECTS
FLASH DECODE
PLD （ DPLD ）
73
扇形
SELECTS
SRAM SELECT
PERIP I / O模式选择
CSIOP
ADIO
PORT
73
FLASH ISP CPLD
（ CPLD ）
3 EXT CS TO D口
16个输出宏单元
PORT A，B &
24个输入宏单元
CLKIN
PORT A，B &
的运行时控制
和I / O寄存器
64 KBIT电池
备份SRAM
PROG 。
MCU总线
INTRF 。
为256 kbit中学
非易失性存储器
（ boot或DATA）
4个扇区
PROG 。
PORT
PORT
A
PA0 - PA7
AD0 - AD15
PROG 。
PORT
PORT
B
PB0 - PB7
PROG 。
PORT
全球
配置。 &
安全
CLKIN
MACROCELL反馈或端口输入
PORT
C
PC0 - PC7
PROG 。
PORT
CLKIN
(PD1)
PLD ，配置
& FLASH MEMORY
装载机
JTAG
串行
通道
PORT
D
PD0 - PD2
PSD834F2V
AI05793
7/89
