STV0681
4.2.2
SDRAM接口时序要求
STV0681硬件接口
图4 ： SDRAM的读时序（ 16Mbit的器件，突发读取）
t
CK
DCLK
t
L
t
H
CKE
t
CMS
命令
t
CMH
读
NOP
预充电
NOP
活跃
A0-9,BA
ROW
COLUMN
A10
ROW
t
AS
t
AH
t
CMS
t
AC
t
OH
t
CMH
DQM
DQ
t
RCD
读取延迟
DOUT M
DOUT M + 1
DOUT M + 2
DOUT M + 3
t
RC
t
RAS
t
RP
DQ样本
DQ样本
DQ样本
DQ样本
ADCS 7283313C
19/44
