W83194R-630A
初步
8.功能说明
8.1 2线I
2
C控制接口
时钟发生器是可被读回存储在锁存器中的数据的从I2C组件
进行验证。所有进行字节必须发送更改的控制字节之一。 2线
控制界面可以让每个时钟输出单独启用或禁用。上电时，
W83194R - 630A与初始化寄存器的默认设置，然后将其ptional使用2线控制
界面。
的SDATA信号只有当SDCLK信号为低的变化，并且是稳定的，当SDCLK是高
正常数据传送期间。只有两个例外。其一是高到低转换
SDATA而SDCLK可以高用来表示一个数据传输周期的开始。另一种是
低到高的过渡SDATA而SDCLK可以高用来指示数据传输的结束
周期。数据总是被作为完整的8位字节跟随一个应答产生的。
字节写作开始于一个启动条件后7位从机地址[ 1101 0010 ] ，命令代码
检查[ 0000 0000 ] ，和字节计数检查。成功接收每个字节，一个后
确认（低）的SDATA线将时钟芯片产生。控制器可以开始
写内部I
2
数据的字符串后， I2C寄存器。的排列顺序如下：
字节序列，为了我
2
C控制器：
时钟地址
A（ 6 ： 0 ） & R / W
确认
8位笨蛋
命令代码
确认
8位笨蛋
字节数
确认
Byte0,1,2...
直到停止
集合R / W为1时读回的数据序列如下， [ 1101 0011 ]：
时钟地址
A（ 6 ： 0 ） & R / W
确认
BYTE 0
确认
1个字节
确认
字节2 ，3，4 ...
直到停止
8.2串行控制寄存器
引脚列列出受影响的引脚数量和@PowerUp列给出的状态真
上电。寄存器被设置为只对真正的力量了显示的值。 "Command Code"字节
"Byte Count"字节必须按照地址字节的确认发送。虽然数据
（比特）在这两个字节被认为是"don't care" ，它们必须被发送，并且将确认。
在此之后，下面描述的序列（寄存器0和寄存器1 ，寄存器2，... ），将是有效的，并
承认。
-6-
出版日期： 1999年11月
修订版0.65
