位置：首页 > IC型号导航 > 首字符M型号页 > 首字符M的型号第1693页 > M381L3223FTM-CLB3A2 > M381L3223FTM-CLB3A2 PDF资料 > M381L3223FTM-CLB3A2 PDF资料1第8页
256MB ， 512MB无缓冲DIMM
DDR SDRAM
512MB ， 64M ×64的非ECC模块（ M368L6423FTN ）
（填充的为x8的DDR SDRAM模块2行）
功能框图
CS1
CS0
DQS0
DM0
DM /
CS
的DQ
DM /
CS
的DQ
DQS4
DM4
DM /
CS
的DQ
DM /
CS
的DQ
DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
DQS1
DM1
I / O 7
I / O 6
I / O 1
I / O 0
I / O 5
I / O 4
I / O 3
I / O 2
D0
I / O 0
I / O 1
I / O 6
I / O 7
I / O 2
I / O 3
I / O 4
I / O 5
D8
DQ32
DQ33
DQ34
DQ35
DQ36
DQ37
DQ38
DQ39
DQS5
DM5
I / O 7
I / O 6
I / O 1
I / O 0
I / O 5
I / O 4
I / O 3
I / O 2
D4
I / O 0
I / O 1
I / O 6
I / O 7
I / O 2
I / O 3
I / O 4
I / O 5
D12
DM /
CS
的DQ
DM /
CS
的DQ
DM /
CS
的DQ
DM /
CS
的DQ
DQ8
DQ9
DQ10
DQ11
DQ12
DQ13
DQ14
DQ15
DQS2
DM2
I / O 7
I / O 6
I / O 1
I / O 0
I / O 5
I / O 4
I / O 3
I / O 2
D1
I / O 0
I / O 1
I / O 6
I / O 7
I / O 2
I / O 3
I / O 4
I / O 5
D9
DQ40
DQ41
DQ42
DQ43
DQ44
DQ45
DQ46
DQ47
DQS6
DM6
I / O 7
I / O 6
I / O 1
I / O 0
I / O 5
I / O 4
I / O 3
I / O 2
D5
I / O 0
I / O 1
I / O 6
I / O 7
I / O 2
I / O 3
I / O 4
I / O 5
D13
DM /
CS
的DQ
DM /
CS
的DQ
DM /
CS
的DQ
DM /
CS
的DQ
DQ16
DQ17
DQ18
DQ19
DQ20
DQ21
DQ22
DQ23
DQS3
DM3
I / O 7
I / O 6
I / O 1
I / O 0
I / O 5
I / O 4
I / O 3
I / O 2
D2
I / O 0
I / O 1
I / O 6
I / O 7
I / O 2
I / O 3
I / O 4
I / O 5
D10
DQ48
DQ49
DQ50
DQ51
DQ52
DQ53
DQ54
DQ55
DQS7
DM7
I / O 7
I / O 6
I / O 1
I / O 0
I / O 5
I / O 4
I / O 3
I / O 2
D6
I / O 0
I / O 1
I / O 6
I / O 7
I / O 2
I / O 3
I / O 4
I / O 5
D14
DM /
CS
的DQ
DM /
CS
的DQ
DM /
CS
的DQ
DM /
CS
的DQ
DQ24
DQ25
DQ26
DQ27
DQ28
DQ29
DQ30
DQ31
I / O 7
I / O 6
I / O 1
I / O 0
I / O 5
I / O 4
I / O 3
I / O 2
D3
I / O 0
I / O 1
I / O 6
I / O 7
I / O 2
I / O 3
I / O 4
I / O 5
D11
DQ56
DQ57
DQ58
DQ59
DQ60
DQ61
DQ62
DQ63
I / O 7
I / O 6
I / O 1
I / O 0
I / O 5
I / O 4
I / O 3
I / O 2
D7
I / O 0
I / O 1
I / O 6
I / O 7
I / O 2
I / O 3
I / O 4
I / O 5
D15
D3/D0/D5
V
DDSPD
SPD
串行PD
SCL
WP
A0
SA0
A1
SA1
A2
SA2
SDA
VREF
V
SS
V
DD
/V
DDQ
D11/D8/D13
D0 - D15
D0 - D15
D0 - D15
D0 - D15
R=120
CK0/1/2
CK0/1/2
卡
EDGE
*Cap/D1/D6
*
Cap/D9/D14
D4/D2/D7
D12/D10/D15
BA0 - BA1
A0 - A12
RAS
CAS
CKE 0/1
WE
BA0 - BA1 ： DDR SDRAM芯片D0 - D15
*时钟布线
A0 - A12 ： DDR SDRAM芯片D0 - D15
RAS ： DDR SDRAM芯片D0 - D15
CAS ： DDR SDRAM芯片D0 - D15
CKE ： DDR SDRAM芯片D0 - D15
WE： DDR SDRAM芯片D0 - D15
时钟
输入
*CK0/CK0
*CK1/CK1
*CK2/CK2
DDR SDRAM的
4 DDR SDRAM的
6的DDR SDRAM
6的DDR SDRAM
注意事项：
1. DQ到I / O接线如图推荐
但也可以改变。
2. DQ / DQS / DM / CKE / CS的关系必须是
保持如图所示。
3. DQ ， DQS ， DM / DQS电阻： 22欧姆±5 ％ 。
4. BAX ，斧， RAS ， CAS，WE电阻： 3欧姆+
5%
*时钟网络布线
修订版1.2 2004年5月
