位置：首页 > IC型号导航 > 首字符I型号页 > 首字符I的型号第948页 > ICS87973I-147 > ICS87973I-147 PDF资料 > ICS87973I-147 PDF资料1第8页
集成
电路
系统公司
ICS87973I-147
L
OW
S
KEW
, 1-
TO
-12
LVCMOS / LVTTL
LOCK
M
ULTIPLIER
/Z
ERO
D
ELAY
B
UFFER
测试条件
÷2
最低
典型
最大
150
125
83.33
62.5
-10
-65
-130
145
90
18
300
245
165
200
所有银行÷ 4
240
55
500
10
0.8V至2V
150
45
2
2
700
55
10
8
单位
兆赫
兆赫
兆赫
兆赫
ps
ps
ps
ps
ps
兆赫
mS
ps
%
ns
ns
T
ABLE
6. AC - C
极特
,
V
DD
= V
DDA
= V
DDO
= 3.3V ±5％ ，T
A
= -40°C
TO
85°C
符号参数
f
最大
输出频率
÷4
÷6
÷8
CLK0
t()
静态相位偏移;
CLK1
注1
CLK ， NCLK
输出偏斜;注2：
周期到周期抖动;注3，注4
PLL VCO锁定范围
PLL锁定时间;注3
输出上升/下降时间
输出占空比
输出使能时间;注3
输出禁止时间;注3
QFB
÷8
在频率= 50MHz的
t
SK （ O）
t
JIT （ CC ）
f
VCO
t
LOCK
t
R
/ t
F
ODC
t
PZL
, t
PZH
t
PLZ
, t
PHZ
注1 ：定义为输入的参考时钟，并且平均反馈输入信号之间的时间差
当PLL处于锁定状态，并输入参考频率是稳定的。
注2 ：定义为输出之间的偏移，在相同的电源电压，并以相等的负载条件。
测量V
DDO
/2.
注3 ：这些参数由特性保证。在生产中测试。
注4 ：该参数定义符合JEDEC标准65 。
87973DYI-147
www.icst.com/products/hiperclocks.html
8
REV 。一个2003年8月26日
