AT73C500
AT73C500 DSP
图5中。
PLCC - 44封装引脚布局
GND
SOUT1 SOUT0
IRQ0 /
PFAIL
GND
GND
CLK
频闪
VCC
ADDR2 ADDR1
6
GND
5
4
3
2
1
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
ADDR0
微处理器
公共汽车
B7
B6
XRES
针
23
22
21
19
18
10
9
8
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
描述
P
公交车，位7
P
公交车，位6
P
公交车，第5位
P
公交车，位4
P
公交车，第3位
P
公交车，位2
P
公交车，第1位
P
公交车，位0
7
8
9
10
11
12
13
14
15
16
17
18
B3
B0
B1
BRDY
B2
RD / WR
B5
B4
B3
B2
B1
B0
AT73C501 /
AT73C502和
EEPROM
接口
SOUT0
GND
VCC
GND
GND
B12
罪
B13
SCLK
B14
IRQ1 / ACK
GND
GND
B15
B11
19
B4
20
GND
21
B5
22
B6
23
B7
24
N / C
25
B8
26
B9
27
GND
28
B10
动力
供应
引脚
VCC
针
35, 42
1, 2, 6, 7,
11, 12,16,
20, 27, 30,
34
I / O
PWR
描述
数字电源正， + 5V
针
4
I / O
O
描述
串行输出，作为
时钟EEPROM
串行输出，作为芯片
选择（CS）为AT73C501
并作为数据输入（DI ），用于
EEPROM
串行数据输入，从数据
AT73C501或者从EEPROM
串行时钟输入，位时钟
从AT73C501
GND
PWR
数字电源，负极， 0V
SOUT1
5
O
数字
输入
CLK
XRES
IRQ0
罪
针
44
38
3
I / O
I
I
I
描述
时钟输入
复位输入，低电平有效
中断输入，通常
连接到PFAIL输出
AT73C501的
中断输入，连接到
AT73C501的ACK输出
控制信号的
of
P总线和
状态/模式
公共汽车
频闪
BRDY
针
17
15
14
13
29
28
26
25
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
描述
状态/模式总线，位7
状态/模式总线，位6
状态/模式总线，第5位
状态/模式总线，位4
状态/模式总线，第3位
状态/模式总线，位2
状态/模式总线，第1位
状态/模式总线，位0
RD / WR
ADDR0
ADDR1
SCLK
33
32
I
I
针
43
37
40
I / O
O
I
O
描述
选通输出
微处理器准备
I / O ，低电平有效
地址输出1 ，用于
P
公共汽车
地址输出0 ，用于
状态/模式总线和
脉冲输出
读/写信号
IRQ1
31
I
状态/
模式
公共汽车
B15
B14
B13
B12
B11
B10
B9
B8
39
36
O
O
5
