MT90880/1/2/3
数据表
头描述
链接
命令
缓冲区指针
状态
链接
命令
缓冲区指针
状态
链接
命令
缓冲区指针
状态
链接
命令
缓冲区指针
状态
结束
数据缓冲区
数据缓冲区
数据缓冲区
数据缓冲区
图34 - 描述符列表结构
全部细节在DMA描述符的数据结构，并且描述符中的字段，在所述设置
"MT90880程序员“模式" （相关文献1） 。
6.11.2
从CPU的数据传输到MT90880
来自CPU的数据传送到MT90880 （表示"P2L" ，或处理器，以LAN通信）时，DMA引擎
传输的数据包，直到它到达填充数据结构的末端。中断可以产生每
时间的数据包被传输，或可选地，它可以被编程为发生一次，整个填充的结构
已被转移。数据传输恢复CPU的命令，一旦有更多的数据包在传输
系统内存。
分组和描述符队列
该MT9088x系列器件包含四个独立的队列中的数据包的接口的每个端口。这四个
队列被分配不同的优先级，从而使不同的服务类别来定义。内田
描述符命令指示的数据包发送到适当的队列和端口。
此外，该设备支持使用两个完全独立的描述符的结构为P2L流量。一
这些， P2L队列0 ，被赋予更高的优先级比其他， P2L队列1，这使得能够从高优先级的流量
该CPU将优先进入的DMA 。的DMA的带宽分配给每个队列的比率可以
1赞成P2L队列0 ，以8 ： 2调整1 。可替代地，严格优先级可以被使用，其中数据包在
P2L队列1只送转，如果没有数据包P2L队列0，这是默认选项。
6.11.3
从MT90880数据传送到CPU
用于从MT90880数据传送到CPU （表示"L2P"或LAN到处理器的流量）时，DMA
因为它们从网络到达自动传输的数据包。将数据放置到数据缓冲器
系统存储器，直到该数据结构是完整的，或者没有更多的数据包进行传输。在随后的
数据包到达时，数据传送被自动恢复时，只要该结构是不完整的。
中断可以被每一个包被传送到通知CPU有一个分组就绪时产生
要读取的，或者该CPU可以周期性地轮询该描述符的状态，以检查是否有新的数据包。该CPU
可以在其选择，因为DMA会暂停传输无论如何处理进入的数据包流
当没有可用的空描述符。
CPU队列
该MT90880保持数据包等待传输到CPU的四个独立的队列。每个队列都有一个
对应于系统内存保持描述符列表或环（参见图35）。数据包进行分类，因为它们是
通过该设备，以确定其目的地接收。分类过程可以标识多达四个独立
业务类型，以及每种类型放入四个队列中的一个或定向到TDM域。无可比拟的交通
总是被发送到CPU队列0 。
73
卓联半导体公司
