MT90880/1/2/3
5.2
基本操作
数据表
该MT90880装置的示意图示于图10 ，其示出的主要的数据流和控制流
功能组件。
本地TDM接口
32个端口在2 ，4或8兆比特/秒
主机控制/数据接口
32位， 33 MHz的PCI
广域网
接受
包
发送
广域网
接口&
多路复用器
队列
经理
双包
接口
苹果
广域网
发送
包
接受
DPLL
内存管理和
SSRAM接口控制器
JTAG测试
调节器
数据流
控制流
数据包存储器
0.125 - 8 MB的SSRAM
（突发或ZBT型）
JTAG接口
图10 - MT90880数据和控制流
5.2.1
广域网接入接口
广域网接入接口包含多达32个端口，每个端口的输入在输出数据流操作
2.048 Mbs的。可替换地，它可以被配置为8个端口在8.192 Mbs的操作。所有32个端口可以使用操作
共同的时钟（同步模式） ，或使用为每个端口（异步模式）的独立时钟。当
同步操作，该设备可以作为一个奴隶，接受外部时钟，或作为主，
提供时钟从内部地层4E DPLL的广域网接入接口上的设备。主
时钟可以被锁定到任何输入的32帧的参考文献。
5.2.1.1
TDM分组组装
广域网接入接口上接收到的数据流量进行采样，在广域网接口模块。它随后被转发
无论对广域网接收的块的数据包组件，或输出到TDM交换机。该开关可以为使用两个
重新排序时隙的分组组装前，或在疏导交通了当地的TDM接口的处理
本地资源库（例如， DSP或其它数据处理单元） 。
广域网接收模块可处理多达128个活跃的虚拟通道或“背景”并举。上下文
可以包含任何数量的时隙，从1到1024。这被称为“的N× 64kb的”中继。时隙可
添加或删除动态地从上下文来优化网络带宽使用率。
28
卓联半导体公司
分组交换矩阵接口
双冗余10/100 Mbit / s的MII接口
1K开关
DMA
控制
PCI接口
ADMIN 。
广域网接入接口
2 32 TDM端口或8兆比特/秒
