WM9701A
热复位
t
sync_high
SYNC
t
SYNC2CLK
生产数据
BIT_CLK
图3热复位时序
参数
SYNC高电平脉冲宽度
SYNC无效到BIT_CLK
启动延时
符号
t
sync_high
t
SYNC2CLK
162.4
民
典型值
1.3
最大
单位
s
ns
时钟特定网络阳离子
t
clk_high
BIT_CLK
t
clk_period
t
sync_high
SYNC
t
sync_period
t
sync_low
t
clk_low
图4时钟规格（ 50pF的外部负载）
注：最坏情况下的占空比限制为40/60 。
参数
BIT_CLK频率
BIT_CLK期
BIT_CLK输出抖动
BIT_CLK高脉冲宽度（注
1 4页）
BIT_CLK低脉冲宽度（注
1 4页）
同步频率
SYNC期
SYNC高脉冲宽度
SYNC低电平脉宽
t
sync_period
t
sync_high
t
sync_low
t
clk_high
t
clk_low
32.56
32.56
40.7
40.7
48.0
20.8
1.3
19.5
t
clk_period
符号
民
典型值
12.288
81.4
750
48.84
48.84
最大
单位
兆赫
ns
ps
ns
ns
千赫
s
s
s
欧胜微电子有限公司
PD版本3.2 2001年1月
6
