位置：首页 > IC型号导航 > 首字符C型号页 > 首字符C的型号第467页 > CY3930V208-125MGC > CY3930V208-125MGC PDF资料 > CY3930V208-125MGC PDF资料1第15页
Delta39K ISR
CPLD系列
指令寄存器
TDI
TDO
绕过注册。
边界扫描
IDCODE
USERCODE
ISR PROG 。
Delta39K设备来完成所需的重新配置或
诊断操作。请联系您当地的销售办事处， Infor公司
息对这个选项的可用性。
程序设计
TMS
TCLK
JTAG
龙头
调节器
片内FLASH的Delta39K自启动程序包的设备
通过发出相应的IEEE 1149.1标准编程
JTAG指令通过JTAG内部FLASH存储器
界面。这可以自动使用ISR / STAPL进行
软件。配置位从PC通过发送
通过C3ISR编程的JTAG口进入Delta39K
电缆。该数据随后通过内部送到从Delta39K到
片内FLASH 。关于如何编程的更多信息
Delta39K通过ISR / STAPL ，请参考ISR / STAPL
用户指南。
外部CPLD的引导EEPROM用于存储配置
数据为Delta39K挥发性包是通过编程
赛普拉斯的CYDH2200E CPLD引导PROM编程工具包
通过一个两线接口。有关如何的更多信息
编程的CPLD引导EEPROM中，请参阅数据
表题为“ CYDH2200E
CPLD引导PROM编程
工具包。 “
有关的体系结构和定时试样的详细信息
引导EEPROM的fication ，请参考标题为数据表
“512K/1Mb
CPLD引导EEPROM“
或“2兆位
CPLD启动
EEPROM中。 “
第三方编程
赛普拉斯支持可在多种第三方
程序员。所有主要的程序员（包括BP微，
系统一般，高低）支持Delta39K家庭。
数据寄存器
图11. JTAG接口
结构可以以两种方式开始。它可以通过发起
翻转
侦察科幻克
销从低电平变为高电平，或通过发出
适当的IEEE 1149.1标准的JTAG指令到
通过JTAG接口Delta39K设备。有两个IEEE
该启动的配置1149.1 JTAG指令
Delta39K 。该
自配置
指令导致Delta39K到
（重新）配置为与存储在串行引导PROM或数据
嵌入式闪存。该
加载配置
指令
使Delta39K （重新）配置，根据数据
诸如PC提供的其它源，自动测试
设备（ATE） ，或一个嵌入式微控制器/处理器
通过JTAG接口。有关配置的详细信息
Delta39K设备，请参考应用笔记标题
“ Config-
uring Delta39K / Quantum38K “
在http://www.cypress.com 。
有可供发布的两个配置选项
IEEE 1149.1 JTAG指令到Delta39K 。第一
方法是用一台PC与C3ISR编程电缆和
软件。用这种方法， Delta39K的ISR的销
系统中的设备被路由到一个连接器的边缘
印刷电路板。该C3ISR编程电缆
然后连接PC与该连接器之间。一个简单的
配置文件指示的中断服务程序的软件
编程操作可在Delta39K进行
系统中的设备。中断服务程序软件，然后自动
完成所需的所有必要的数据操作
完成配置，读取，验证，和其他的ISR
功能。对于赛普拉斯ISR接口的详情，
看看ISR编程套件数据表（ CY3900i ） 。
为Delta39K第二配置选项是利用
中已经存在的嵌入式控制器或处理器
系统。该Delta39K ISR软件助攻，此方法
该设备HEX文件转换为ISR序列流
包含在ISR的指令信息和所述地址
并进行配置的位置的数据。嵌入式
控制器然后简单地指示该ISR流的链条
开发软件支持
经
经
是国家的最先进的设计环境设计
赛普拉斯可编程逻辑。
经
利用的一个子集
IEEE一千一百六十四分之一千零七十六VHDL和IEEE 1364的硬件
描述语言（ HDL）设计输入。
经
接受
VHDL或Verilog输入，综合，优化输入
设计，并输出一个配置比特流所需
Delta39K设备。对于模拟，
经
提供了一个图形
波形仿真以及VHDL和Verilog的时序
模型。
VHDL和Verilog是开放的，强大的，非专有的
硬件描述语言（HDL ）是标准
对行为的设计输入和仿真。 HDL可
设计师学习一种语言是对各方面有用
的设计过程。
第三方软件
赛普拉斯的产品在众多第三方支持
设计输入和仿真工具。参考第三方
软件数据表或联系您当地的销售办事处列表
当前支持的第三方供应商。
文件编号： 38-03039牧师* H
第15页86
