的Geode GXLV处理器系列
信号定义（
持续
)
2.2.2
PCI接口信号（续）
BGA
PIN号
SPGA
针无
TYPE
I / O
描述
复用的地址和数据
地址和数据在同一引脚复用在一起。
总线传输包括在循环中的地址相的
这架＃被断言的后面是一个或多个数据
阶段。在寻址期， AD [ 31：0]包含一个物理
32位的地址。在数据阶段， AD [ 7：0]包含至少
显著字节（LSB）和AD [31:24]包含最显著
字节（MSB） 。写数据是稳定的，有效的，当IRDY ＃为
断言和读取数据是稳定的，有效的，当TRDY ＃为
断言。在系统时钟在数据传输时，这两个
IRDY ＃和TRDY ＃都有效。
I / O
复用命令和字节使能
C / BE ＃是总线命令和字节使能。他们是多
上相同的PCI引脚路开关连接在一起。在寻址阶段
当FRAME ＃为活性事务的，C / BE [3：0 ]＃定义的
总线命令。在数据阶段期间的C / BE [3：0 ]＃被用作
字节使能。该字节使能适用于整个数据
相并确定哪些字节通道进行有意义的数据。
C / BE0 ＃适用于字节0 （ LSB ）和C / BE3 ＃适用于3个字节
（MSB）。
的命令的编码和类型列在下面。
0000 =中断响应
0001 =专门的自行车
0010 = I / O读
0011 = I / O写
0100 =保留
0101 =保留
0110 =内存读
0111 =存储器写
1000 =保留
1001 =保留
1010 =读取配置
1011 =写入配置
1100 =内存读取多个
1101 =双地址周期（保留）
1110 =内存读行
1111 =存储器写入并失去
PAR
B12
C17
I / O
奇偶
PAR是用来与AD [31：0 ]和C / BE [3：0 ]＃生成连杆
性。奇偶校验产生所要求的所有PCI代理：主
驱动PAR的地址和写入数据的阶段，目标驱动器
PAR为读数据阶段。
对于地址段， PAR后是稳定的，有效的一个SYSCLK
的地址相。
对于数据的阶段， PAR后是稳定的，有效的一个SYSCLK
无论是IRDY ＃被断言在写交易或后TRDY ＃是
断言在读事务。一旦PAR是有效的，但它仍然
有效期至一个SYSCLK完成数据阶段之后。
（另请参见第35页上PERR ＃描述）
信号名称
AD [ 31：0]
参考
参考
to
to
表2-3表2-5
的C / BE [3：0 ]＃
D5,
B6,
B8,
B12,
C13 ， A15 B18 ， E21
www.national.com
34
修订版1.1
