位置：首页 > IC型号导航 > 首字符M型号页 > 首字符M的型号第1811页 > M88342Y-15K1T > M88342Y-15K1T PDF资料 > M88342Y-15K1T PDF资料1第5页
M88系列
表3. PLD I / O
名字
DECODE PLD （ DPLD ）
复杂可编程逻辑器件（ CPLD ）
Inpu TS
73
73
输出
17
19
产品
条款
42
140
在端口C表4. JTAG信号
C端口引脚
PC0
PC1
PC3
PC4
TMS
TCK
TSTAT
TERR
TDI
TDO
JTAG信号
JTAG端口
在系统编程（ ISP）可以进行
通过端口C.该系列的JTAG信号
接口允许完全编程
整个FLASH + PSD器件。空白器件可以
完全编程为在第一时间之后它是
焊接到电路板上。 JTAG信号（ TMS ，
TCK ， TSTAT ， TERR ， TDI ， TDO ）可
复用的端口C表4的其他功能
表示JTAG管脚分配。四针
JTAG也完全支持。
在系统编程（ ISP ）
通过对端口C的JTAG信号，整个
FLASH + PSD器件进行编程或
删除不使用的MCU 。主
闪速存储器还可以在系统内编程
由MCU执行编程
算法从该辅助存储器中，或
SRAM 。辅助存储器可以是
通过执行的出编程相同的方式
主闪存存储器。在PLD或其他
FLASH + PSD配置块可以是
通过JTAG端口或设备编程
插入程序员。表5表示其
编程方法可以设定不同的
的FLASH + PSD的功能块。
电源管理单元（ PMU ）
电源管理单元（ PMU ）给出的
电力消耗的用户控制所选
根据系统要求的功能块。
该PMU包括一个自动断电
（ APD ）单位，在关闭设备功能
MCU活动。该APD单元具有掉电
模式，有助于降低功耗。
的FLASH + PSD也有一些位，其
在运行时由MCU配置为减少
PC5
PC6
在CPLD的功耗。在涡轮增压位
该PMMR0寄存器可以复位为0，并且
CPLD锁存器的输出，并进入睡眠状态，直到
在其输入端的下一个过渡。
另外，在PMMR2寄存器中的位可以被设置
由MCU来阻止从进入信号
CPLD来降低功耗。请参阅
完整的数据资料以获取更多详细信息。
安全和NVM扇区保护
在保护注册一个安全位使能
软件项目，编码在FLASH + PSD ，以
被关起来。这个位仅由访问
系统设计者从JTAG串行端口，或者从
并行插入程序员。它不能
从MCU访问。唯一的办法安全
位清零是擦除整个芯片。
主的扇区的内容和
二次NVM块可以使用的比特进行保护
在保护寄存器。这些位
从应用程序代码中的MCU访问，
或者从在将设有一个程序员
过程。
表的编程5.方法不同功能的FLASH + PSD的块
功能块
主要的闪存
二次EEPROM或闪存
PLD阵列（ DPLD和CPLD ）
FLASH + PSD配置
OTP行
JTAG编程
是的
是的
是的
是的
No
器件编程
是的
是的
是的
是的
是的
是的
是的
No
No
是的
IAP
5/7
