位置：首页 > IC型号导航 > 首字符I型号页 > 首字符I的型号第436页 > ISPLSI2192VL-100LB144 > ISPLSI2192VL-100LB144 PDF资料 > ISPLSI2192VL-100LB144 PDF资料1第2页
特定网络阳离子
可编程逻辑器件2192VL
功能框图
图1.可编程逻辑器件2192VL功能框图
I / O I / O I / O I / O
95 94 93 92
RESET
GOE 0
GOE 1
I / O I / O I / O I / O
91 90 89 88
I / O I / O I / O I / O
87 86 85 84
I / O I / O I / O I / O
83 82 81 80
IN IN
11* 10
I / O I / O I / O I / O
79 78 77 76
I / O I / O I / O I / O
75 74 73 72
I / O I / O I / O I / O
71 70 69 68
I / O I / O I / O I / O
67 66 65 64
IN
9
IN
8
输入总线
通用
逻辑块
（ GLBs ）
F7
F6
输出布线区（ ORP ）
F5
F4
F3
F2
F1
F0
E7
E6
输入总线
输出布线区（ ORP ）
E5
E4
E3
E2
E1
E0
在7 / TCK
在6 / TDO
I / O 63
I / O 62
I / O 61
I / O 60
D7
I / O 0
I / O 1
I / O 2
I / O 3
A0
A1
D6
输出布线区（ ORP ）
D5
I / O 59
I / O 58
I / O 57
输出布线区（ ORP ）
D4
D3
D2
D1
D0
lnput巴士
输入总线
I / O 4
I / O 5
I / O 6
I / O 7
I / O 8
I / O 9
I / O 10
I / O 11
I / O 12
I / O 13
I / O 14
I / O 15
TDI / IN 0
TMS / IN 1
A2
A3
A4
A5
A6
A7
B0
B1
B2
B3
B4
B5
B6
B7
全球
路由
池
（ GRP ）
I / O 56
I / O 55
I / O 54
I / O 53
I / O 52
I / O 51
I / O 50
I / O 49
I / O 48
CLK 0
CLK 1
输出布线区（ ORP ）
Megablock
输入总线
BSCAN
IN 2 *
IN 3
输出布线区（ ORP ）
输入总线
I / O I / O I / O I / O
16 17 18 19
I / O I / O I / O I / O
20 21 22 23
I / O I / O I / O I / O
24 25 26 27
I / O I / O I / O I / O
28 29 30 31
IN4在5 *
I / O I / O I / O I / O
32 33 34 35
I / O I / O I / O I / O
36 37 38 39
I / O I / O I / O I / O
40 41 42 43
I / O I / O I / O I / O
44 45 46 47
Y0 Y1 Y2
*注：专用输入2,5和11是不具备的128引脚封装。
2192VL Block.eps
该2192VL包含96 I / O单元。每个I / O单元直接
连接到I / O引脚，可以是单独亲
编程是一个组合的输入，输出或
双向I / O引脚具有三态控制，输出
司机可以4毫安源或汇8毫安。每个输出可
独立编程的快速或慢速输出转换
率，以减少整体输出开关噪声。设备
引脚可以安全地驱动到3.3V的信号电平，以支持
混合电压系统。
八GLBs ， 16个I / O单元，两个专用输入和一个
ORP被连接在一起，使一个Megablock （见
图1）。八个GLBs的输出端被连接
由ORPS一组16个通用I / O单元。每一个可编程逻辑器件
2192VL设备包含六个Megablocks 。
玻璃钢具有作为其输入，从所有的输出
GLBs和所有的来自双向I / O单元的输入端。
所有这些信号被提供给的所述输入端
GLBs 。通过GRP有所延误扳平
尽量减少时序偏差。
在系统可编程逻辑器件2192VL设备的时钟都采用精选
专用时钟管脚。三个专用时钟引脚（ Y0 ，
Y1，Y2 ）或异步时钟可以在一个被选择
GLB基础。可以在异步或乘积项时钟
在任何GLB生成其自己的时钟。
可编程的漏极开路输出
除了标准的输出结构，所述
在系统可编程逻辑器件2192VL的输出单独编程来
可燃的，无论是作为一个标准推拉输出或
漏极开路输出。图腾柱输出驱动
指定的VOH和VOL电平，而开漏
输出驱动器只能在指定的卷。上的VOH电平
开漏输出取决于外部负载和
拉。该输出配置由一个亲控制
可编程熔丝。默认的配置是一个图腾柱
配置。漏极开路/图腾柱的选择是SE-
lectable通过ispDesignEXPERT软件工具。
2
CLK 2
C0
C1
C2
C3
C4
C5
C6
C7
