MVTX2604
1.0
1.1
数据表
博克功能
帧数据缓冲区（ FDB ）接口
该FDB接口支持流水线同步突发SRAM （ SBRAM ）内存频率为100 MHz 。以确保非
堵塞开关2存储器结构域是必需的。每个域都有一个64位宽度的存储器总线。在100 MHz时，
合计内存带宽为12.8 Gbps的是足以支持24个10/100 Mbps和2个千兆端口在全
线速交换。 24 + 2堆叠应用，流水线ZBT -SRAM内存运行频率为125 MHz的
所需。
切换数据库也位于外部SRAM ;它被用于存储的MAC地址和自己的
物理端口号。它被复制和存储在两个存储器域。因此，当系统更新
切换数据库的内容必须写的条目，以这两个域在同一时间。
1.2
GMII / PCS MAC模块（ GMAC ）
该GMII / PCS的媒体访问控制（MAC）模块之间提供必要的缓冲液和控制接口
帧引擎（ FE）和外部物理设备（PHY） 。
该MVTX2604 GMAC同时实现GMII和MII接口，它提供了一个简单的迁移，从10/100至1 G.
该MVTX2604的GMAC符合IEEE 802.3z支持规范。它能够在10米/百兆半双工操作或
全双工模式下的背压力/流量控制机构或者在1G流量控制全双工模式
机制。此外，它会自动出现碰撞时重发长达16总传输。 PHY
对GMAC的地址是01H和02H 。
对于光纤介质时， MVTX2604实现了物理编码子层（ PCS ）接口。在PCS包括
一个8B10B编码器和解码器，自动协商和十位接口（ TBI ）
1.3
物理编码子层（ PCS ）接口
为MVTX2604的1000BASE -X PCS接口内部的设计和在没有一个可以利用
GMII 。在PCS集成了所有的GMII ，包括编码（解码） 8B GMII数据所需的功能
（从） 8B / 10B TBI格式PHY沟通和产生冲突检测（ COL ）的半双工信号
模式。它还通过通知管理实体的PHY准备管理自动协商过程
通信。如果TBI千兆PHY中存在芯片上的TBI可能被禁用。在TBI接口提供
一个统一的界面对所有1000 Mbps的PHY实现。
在PCS包含了PCS传输，同步， PCS接收和自动协商进程
1000BASE-X.
在PCS发送过程发送的TBI信号TXD [ 9：0]到物理介质并生成GMII
冲突检测（ COL ）的基础上是否接收与传输同时发生的信号。
此外，在发送过程中产生内部“传递”标志，并监视自动谈判
确定是否发送数据或重新配置链路。
在PCS同步过程确定是否接收信道是可操作的。
在PCS接收进程生成RXD [ 7：0]上的GMII来自TBI的数据[9： 0]，并在内部的“接收”标志
用于通过传输过程中使用。
在PCS自动协商过程使MVTX2604两个之间的交流配置信息
共享一个链路段，并自动配置链路操作的相应速度的设备
这两个设备。
15
卓联半导体公司
