R
的Virtex -II FPGA平台：产品详细描述
分布式SelectRAM内存模块是同步的
（写入）的资源。该组合的读取访问时间
速度极快，而同步写入简化
高速设计。一个同步读方案需要
mented与同一切片的存储元件。解散
布式SelectRAM存储器和存储元件共享
相同的时钟输入。写使能（ WE）输入有效
高，并且通过在SR输入驱动。
表8
显示了所占用的LUT的数量（每2片）
每个分布式SelectRAM配置。
表8：
分布式SelectRAM配置
内存
XQ
属性
INIT1
INIT0
SRHIGH
SRLOW
复位型
SYNC
ASYNC
DS031_22_110600
FFY
FF
LATCH
DY
D
Q
YQ
属性
INIT1
INIT0
SRHIGH
SRLOW
CE
CK
SR REV
BY
FFX
FF
LATCH
DX
CE
CLK
SR
BX
D
CE
CK
SR REV
Q
LUT的数量
1
2
2
4
4
8
8
16× 1S
16× 1D
32× 1S
32× 1D
64× 1S
64× 1D
128× 1S
图17：
注册/锁存器配置在片
一个寄存器或锁存器的置位和复位功能，可以
配置如下：
没有设置或重置
同步设置
同步复位
同步设置和重置
异步设定（预设）
异步重置（清除）
异步置位和复位（预置和清除）
注意事项：
1. S =单端口配置; D =双端口配置
对于单端口配置，分布式SelectRAM MEM-
储器具有同步写入和异步地址端口
异步的读取。
对于双端口配置，分布式SelectRAM MEM-
储器具有同步写入和异步一个端口
读取和另一个端口用于异步读取。该功能
化发生器（ LUT ）已经分开读地址输入
（A1，A2 ，A3，A4 ）和写地址输入端（ WG1 / WF1 ，
WG2 / WF2 ， WG3 / WF3 ， WG4 / WF4 ） 。
在单端口模式下，读写地址分享
相同的地址总线。在双端口模式下，一个函数发生器
器（ R / W端口）与共享读写连接
地址。第二个函数发生器的A输入
（读出）连接到所述第二只读端口地址和
与所述第一读/写端口共享在W输入（写）
地址。
同步复位的优先级高于一组，和
异步清零的优先级高于预设。
分布式SelectRAM记忆
每个函数发生器（ LUT），可以实现16× 1位
同步RAM资源称为分布式SelectRAM
元素。该SelectRAM元素中配置
一个CLB实现以下几点：
单端口16 ×8位的RAM
单端口32 ×4位的RAM
单端口64× 2位的RAM
单端口128 ×1位的RAM
双端口16 ×4位的RAM
双端口32× 2位的RAM
双端口64× 1位的RAM
DS031-2 （ V3.0 ） 2003年8月1日
产品speci fi cation
www.xilinx.com
1-800-255-7778
4模块2
14
