X88064
软件数据程序控制提供了一个较低的水平
内存写入管理。 SDP控制写操作
系统蒸发散到整个存储器。当启用时，主机微
处理器必须发送一个特殊的3字节的命令序列
之前的任何字节或页写在锁定位置
内存。
引脚配置
DIP / SOIC
NC
A
12
NC
NC
WC
PSEN
A / D
0
A / D
1
A / D
2
A / D
3
A / D
4
V
SS
1
2
3
4
5
6
7
8
9
10
11
12
X88064
24
23
22
21
20
19
18
17
16
15
14
13
V
CC
WR
ALE
A
8
A
9
A
11
RD
A
10
CE
A / D
7
A / D
6
A / D
5
7023 FRM F02
引脚名称
引脚名称
PSEN
I / O
I
描述
内容
2
存储器可以通过降低的PSEN和保持两个RD和WR被读
HIGH 。然后，设备在数据总线上放置（公元
0
-AD
7
） E的含量
2
存储在存储器的
锁存地址。
非复用的高位地址总线输入的地址高字节。
复低位地址和数据总线。当ALE使一个地址被锁存
高向低过渡。
在一个字节/页写周期WR变为低电平，而RD保持高电平，数据是
放置在总线上。的上升沿
WR
锁存数据到器件中。
RD输入为低电平有效，用来读取电子内容
2
存储在锁存
地址。这两个PSEN的WR信号必须保持为RD控制在高读取操作。
WC输入已到在写周期期间保持低电平。它可以被永久地连接到高电平，以便
禁用写入到E
2
内存。以之前WC HIGH到t
BLC
（ 100ns内，从时间延迟
最后一个写周期内的编程循环的开始）将抑制写操作。
设备选择（ CE ）是低电平有效输入。此信号具有前到ALE被断言
高到低的跳变，以便产生一个有效的内部设备选择信号。持这种
脚高和ALE低将器件置于待机模式。
地址锁存使能输入用来锁存存在于地址线的地址
A
8
–A
12
和AD
0
-AD
7
到器件中。该地址被从锁存时，ALE转换
高电平变为低电平。
A
8
–A
12
AD
0
-AD
7
WR
RD
WC
I
I / O
I
I
I
CE
I
ALE
I
2
