X98024
注册上市
（续）
地址
0x1B
寄存器（默认值）
功率控制（ 0×00 ）
位（S ）
0
1
2
3
7:4
0x1C
0x23
版权所有（ 0X47 ）
直流恢复钳位（ 0×08 ）
7:0
3:0
6:4
功能名称
红
掉电
绿色
掉电
蓝
掉电
PLL
掉电
版权所有
版权所有
版权所有
直流恢复钳位
阻抗
描述
0 =红色ADC操作（默认）
1 =红ADC断电
0 =绿色ADC操作（默认）
1 =绿色ADC断电
0 =蓝ADC操作（默认）
1 =蓝ADC断电
0 = PLL操作（默认）
1 = PLL掉电
设置为0
设置为0x49用于NTSC和PAL视频最佳性能
设置为1000
直流恢复钳位的导通电阻。
共享所有三个通道
0 ：无限（断线钳）（默认）
1: 1600Ω
2: 800Ω
3: 533Ω
4: 400Ω
5: 320Ω
6: 267Ω
7: 228Ω
设置为0
7
版权所有
技术亮点
该X98024提供传统的三联的所有功能
通道视频AFE的，但增加了一些下一代
增强功能，使使用性能和易用性来
一个新的水平。
DPLL
所有视频的AFE必须锁相到一个水平同步信号，
直接提供或嵌入在视频流中
（绿同步） 。历史上这个功能已经
实现为传统的模拟PLL 。在SXGA和
较低的分辨率，模拟PLL解决方案已被证明
够了，即使多少有些麻烦的（由于需要
调节电荷泵电流， VCO范围等
参数以找到最佳的折衷适用范围广的
像素速率） 。
由于显示器的分辨率和刷新率的提高，
然而，像素期间有所减少。在一个像素XGA
60Hz刷新率有15.4ns改变，并稳定在新的
值。但在UXGA为75Hz ，像素周期为4.9ns 。最
消费类显卡花费大部分时间来回转
新的像素值。像素可稳定到最终值
同为1ns或更少之前就开始回转到下一个像素。在
很多情况下，它从未结算的。所以高精度，低抖动
采样是在这些速度的基本要求，并
一个很难的模拟PLL来满足。
该X98024的DPLL少于抖动，峰值250PS到
高峰，独立的像素率。该DPLL
生成每像素64相级（相对于业内
标准32 ） ，用于采样的精细，准确定位
点。水晶锁定NCO的DPLL内完全
消除漂移由于电荷泵泄漏，所以有
天生无频率或跨线的相位变化。一
智能全数字环路滤波器/控制器无需
为用户必须编程或改变任何东西（除
对于象素的数目）来锁定在一定范围的从隔行
视频（ 10MHz的或更高版本）到WUXGA 75赫兹（ 240MHz的） 。
该数字锁相环消除了大部分的性能限制
并具有高的无噪声的数字化复杂性相关
高速信号。
自动黑电平补偿（ ABLC ）
和增益控制
传统的视频的AFE具有偏移DAC之前的ADC，
到两个正确的对输入的视频信号的偏移量，并且
加/减一个偏移量用户“亮度控制” 。这
解决方案是足够的，但它把显著的要求
在系统的固件，它必须执行一个循环，它
检测该信号的黑色部分，然后伺服系统的
失调DAC ，直到偏移调零（或产生
所需的ADC输出代码）。一旦这已经
完成的，该偏移量（两个中的偏移，AFE及
视频卡生成的信号）的偏移量是受
漂移 - 温度显示器或投影仪可以在里面
轻松上改变50℃电/偏移校准之间
寒冷的早晨，达到一旦监测温度
和显示器的环境已经达到稳定状态。
15
FN8220.0
2005年6月6日
