ST72321J
12.12 10位ADC特性
除一般的工作条件V
DD
, f
中央处理器
和叔
A
除非另有规定ED 。
符号
f
ADC
V
AREF
V
艾因
I
L
R
艾因
C
艾因
f
艾因
C
ADC
t
刺
参数
ADC时钟频率
模拟参考电压
2)
3)
条件
0.7*V
DD
≤V
AREF
≤V
DD
-40°C≤T
A
≤85°C
范围
民
0.4
3.8
V
SSA
典型值
1)
最大
2
5.5
V
AREF
单位
兆赫
V
转换电压范围
输入漏电流
模拟输入
外部输入阻抗
±250
±1
SEE
科幻gure
101
和
科幻gure
102
3)4)5)
12
0
5)
7.5
4
11
nA
A
k
pF
Hz
pF
另一些T
A
范围
模拟输入外部电容
变异频率。模拟输入信号的
内部采样和保持电容器
稳定时间后，使ADC
转换时间（采样+保持）
f
中央处理器
=为8MHz ，速度= 0
- 各采样电容负载周期F
ADC
=2MHz
- 保持转换周期的第
s
1/f
ADC
t
ADC
图101
艾因
最大。 VS F
ADC
用C
艾因
=0pF
4)
45
40
35
30
25
20
15
10
5
0
0
10
30
70
图102推荐
艾因
＆放大器;
AIN values.5 ）
1000
该隐10 nF的
2兆赫
马克斯。
艾因
（欧姆）
1兆赫
100
马克斯。
艾因
（欧姆）
该隐22 nF的
该隐47 nF的
10
1
0.1
0.01
0.1
1
10
C
寄生
（PF ）
f
艾因
（千赫）
图103.典型的A / D转换器的应用
V
DD
V
T
0.6V
ST72XXX
2k(max)
R
艾因
V
艾因
C
艾因
AINx
10位A / D
转变
C
ADC
12pF
V
T
0.6V
I
L
±1A
注意事项：
1.除非另有规定，典型的数据是基于T
A
= 25° C和V
DD
-V
SS
= 5V 。它们被赋予仅作为设计指南 -
是线，而不是测试。
2.当V
DDA
和V
SSA
引脚不可用的引脚配置，ADC指的是V
DD
和V
SS
.
3.添加任何外部串行电阻将降低ADC的精度（尤其是比电阻为10kΩ以上） 。数据
根据表征结果，而不是在生产测试。
4. C
寄生
表示印刷电路板的电容（依赖于焊接和PCB布局质量）加衬垫钙
pacitance （ 3pF的） 。的高C
寄生
值将降低转换精度。为了解决这个问题，女
ADC
应减少。
5.该图显示，这取决于输入信号的变化（六
艾因
), C
艾因
可以增加用于稳定和允许
使用较大的串联电阻的（R
AIN ）
.
163/179
