位置：首页 > IC型号导航 > 首字符U型号页 > 首字符U的型号第258页 > UPSD3352DV-40U6T > UPSD3352DV-40U6T PDF资料 > UPSD3352DV-40U6T PDF资料1第19页
uPSD33xx
预取队列（ PFQ ）和分支缓存
（ BC）
该PFQ始终致力于最大限度地减少闲置
班车时间内在8032 MCU架构，以
消除浪费的存储空间读取，并为最大，
迈兹内存带宽到MCU 。该PFQ
通过有关异步运行到这是否
单片机，放眼望去，从预取代码
在任何空闲总线周期的程序存储器。只
必要的字节将获取（无假fetch-
ES像标准8032 ） 。该PFQ将排队
6字节的代码提前执行，这显
着地优化了顺序程序perfor-
曼斯。然而，当程序执行
成为非顺序（程序分支） ，一个典型
iCal中预取队列将清空自己和重装
新代码，导致MCU来搪塞。涡轮增压
uPSD33XX通过使用减少这个问题
分支缓存的PFQ 。卑诗省是一个四路，
全相联高速缓存，这意味着当一个亲
克会出现分支，它的分支目的地址
礼服有四个最近同时比较
存储在BC以前的分支目的地。
四个缓存条目的含有多达六个
代码相关的一个分支字节。如果有一个命中
（匹配） ，那么所有六个字节代码的匹配
规划部门将立即传送和
同时从公元前PFQ ，并exe-
cution该分支继续与最小的延迟
打好。这大大降低了机会，在MCU
将停止从空PFQ ，提高perfor-
曼斯在嵌入式控制系统它在哪里
相当普遍的分支和循环中相对
小地方的代码。
默认情况下， PFQ和BC后启用
上电或复位。 8032可以禁用PFQ
和BC在运行时如果需要的话通过写入到特定
SFR （ BUSCON ） 。
PSD的模块中的存储器操作与
取决于值光谱可变等待状态
后指定的SFR命名BUSCON 。例如，一
5V uPSD33xx设备在40MHz晶振工作
频率需要四个内存等待状态（相当于
四MCU时钟） 。在本实施例中，一旦
PFQ有代码的一个或多个字节，则等待
国家变得透明和完整的10 MIPS是
实现当程序流由SE-
quential一个字节，一个机器周期指令
如图
图7 ，第18页
（透明BE-
导致机器周期为4个时钟的MCU哪
等于预取内存的等待时间，这也是
4 MCU时钟） 。但同样重要的是理解
站在多周期指令PFQ操作。
PFQ例，多周期指令
让我们来看看两个字节，双周期的字符串IN-
在structions
图9 ，第20页。
有三
说明在本实施例中执行的顺序，
说明A， B和C的每一次分裂
在该图中是四个时钟中的一个机器周期，
并有六个阶段在这个显示引用
cussion 。每个指令预取到
PFQ提前执行的MCU。之前
第1阶段，该PFQ已预取两个指令
灰字节指令A的（A1和A2 ）在
一相，两字节被装入到MCU
执行单元。另外，在第一阶段中， PFQ是预
取指令的B从第1字节（B1 ）
程序存储器。在第2阶段中，MCU是亲
cessing指令A内部而PFQ是
预取指令B的第二个字节（B2）的
在第3阶段，指令B两个字节被装入
到MCU执行单元和PFQ开始
预取字节的第三指令C.在
阶段4指令B的处理和预
取下去，消除空闲总线周期和
供给操作数和OP-的连续流
码到单片机的执行单元。
该uPSD33xx MCU指令的确切1/3
与各方面的标准8032指令规模
每指令周期数。
科幻gure
10 ，第20页
显示了相当于指令SE-
从示例quence上面上的标准
8032进行比较。
总体性能
的两个字节，双周期指令流中的
图9 ，第20页，
在一个40MHz的运行， 5V ，
uPSD33XX将产生5的MIP 。我们看到的
中的一个字节的数据流，一个周期中的指令
图 -
URE 7 ，第18页，
在同一个MCU产量为10 MIPS 。
有效的性能将取决于若干
东西：单片机的时钟频率; IN-的混合物
structions类型（字节和循环）中的应用
化;的时间量的空PFQ档的
指令类型的MCU （结构和错过的
分支缓存） ;和工作电压。 5V的
uPSD33xx器件采用四条内存等待
国家，而是一个3.3V器件采用5 MEM-
储器等待状态产生8 MIPS的峰值相比，
为10 MIPS峰值为5V器件。相同数量的
等待状态将同时适用于程序和获取
将数据读/写操作，除非另有说明
在SFR命名BUSCON 。
在一般情况下，一个3X骨料性能提高
预计在任何标准的8032的应用程序
在相同的时钟频率下运行。
19/231
