位置：首页 > IC型号导航 > 首字符Z型号页 > 首字符Z的型号第80页 > ZPSD402A2-C-70U > ZPSD402A2-C-70U PDF资料 > ZPSD402A2-C-70U PDF资料1第27页
PSD4XX家庭
该PSD4XX
架构
（续）
表4. ZPLD输入信号
信号名称
PA0 - PA7
PB0 - PB7
PE0 - PE7
PC0 - PC7
PD0 - PD7
PGR0 - PGR3
A8 – A15, A0, A1
RD / E / DS
WR / R_W
CLKIN
RESET
CSI
从
A口输入或宏单元PA反馈
端口B输入或宏单元PB反馈
端口E输入或宏蜂窝PE反馈
端口C的输入
端口D投入
页面模式寄存器
单片机的地址线
单片机的总线信号
单片机的总线信号
输入时钟
复位输入
CSI输入（或运算功率从PMU下）
9.1.2.1在DPLD
该DPLD用于内部地址译码产生以下八个芯片选择
信号：
t
ES0 - ES3
EPROM选择，块0到3挡
t
RS0
SRAM块选择
t
CSIOP
I / O解码芯片选择
t
PSEL0 - PSEL1
外围I / O模式选择信号
在I / O解码器通过CSIOP使产生片选片上寄存器或I / O
基于端口的地址输入A [ 7 ： 0 ] 。
如图12所示， DPLD由一个大的可编程AND阵列的。那里
一共有59个输入和8个输出。每个输出由单一产品期限。
虽然用户可以生成从任意的输入选择信号，所述选择信号是
典型地，地址和页寄存器的输入的函数。在选择信号被定义
通过在ABEL文件（ PSDabel ）的用户。
地址线输入到DPLD包括A0 ， A1和A8 - A15 。如果有更多的地址线
需要时，用户可以在通过端口A线到DPLD带。
24
