ICS9248-110
引脚说明
引脚数
2, 1
3
4
5
6, 12
7
17, 16, 14, 13, 11, 10, 8
9, 15
18
20, 19
21
34
33
22
23
24
25
26
27
28
29
30
31
32
46
34
35, 44
42, 39, 36
43, 40, 37
38, 41
45
47
48
引脚名称
FS（ 1：0 ）
REF（ 1：0 ）
GNDREF
X1
X2
GNDPCI
PCICLK_F
PCICLK （6 ：0）
VDDpci
VddAGP
AGP （1： 0）
GNDAGP
VDD
GND
VDD48
48MHz
SEL24-48#
24-48MHz
GND48
SCLK
SDATA
FS2
SPREAD ＃
PD ＃
CPU_STOP ＃
PCI_STOP ＃
SDRAM_out
VDD
版权所有
CPUCLKT （2 ：0）
CPUCLKC （2 ：0）
GNDCPU
VddSD
GNDSD
VDDref
TYPE
IN
OUT
PWR
IN
OUT
PWR
OUT
OUT
PWR
PWR
OUT
PWR
PWR
PWR
PWR
OUT
IN
OUT
PWR
IN
I / O
IN
IN
IN
IN
IN
OUT
PWR
N / C
OUT
OUT
PWR
PWR
PWR
PWR
描述
频率选择引脚，具有上拉至VDD
14.318MHz时钟输出
地面REF输出
XTAL_IN 14.318MHz晶振输入，内部有33pF的负载
帽和反馈电阻从X2
XTAL_OUT水晶输出，具有内部负荷上限33pF的
地面PCI输出
自由运行PCI输出。不受PCI_STOP ＃
输入。
PCI时钟输出。 TTL兼容3.3V
电源PCICLK输出，标称3.3V
电源AGP输出，标称3.3V
定义为2X PCI AGP输出。这些可能不会停止。
地面AGP时钟输出
隔离电源的核心，标称3.3V
核心隔离接地
电源为USB ， FDC输出标称3.3V
48MHz的输出
选择24或48MHz的输出引脚24
低= 48MHz的高= 24MHz的
通过SEL24-48 ＃固定的时钟输出可选
地面48MHz的输出
时钟输入我
2
C
数据引脚用于I
2
电路5V宽容
频率选择引脚，具有上拉至VDD
使扩频时具有低。流传下来
0.5 ％，调制频率= 50KHz的
关断芯片，低电平有效。内部PLL &所有输出
禁用。
暂停CPUCLKs 。 CPUCLKTs驱动为低电平wheras CPUCLKC
驱动为高电平时，此引脚置
（低电平有效） 。
停止PCI总线的逻辑"0"水平时，驱动为低电平。 PCICLK_F
不受此销
参考时钟SDRAM零延迟缓冲器
隔离电源的核心
未来编CPU供电轨
"True"时钟的差分对CPU输出。这些开放
漏输出，需要一个外部1.5V上拉。
"Complementory"时钟高差对CPU的输出。这些
漏极开路输出，需要一个外部1.5V pull_up 。
地面CPUCLK输出。
电源SDRAM_OUT引脚。标称3.3V
地面SDRAM_OUT销
电源REF ， X 1 ， X 2 ，标称3.3V
第三方的品牌和名称均为其各自所有者的财产。
2
