先进的信息
目前的AC'97规范中定义的数据流包括：
PCM回放 - 2输出插槽
PCM记录数据 - 2输入插槽
控制 - 2个输出插槽
状态 - 2输入插槽
可选的调制解调器线路编解码器输出 -
1出纸槽
可选的调制解调器线路编解码器的输入 -
1输入插槽
可选的专用麦克风输入 -
1输入插槽
WM9708
2路复合PCM输出流
2路复合PCM输入流
控制寄存器写端口
控制寄存器读端口
调制解调器线路编解码DAC的输入流
调制解调器线路编解码器ADC输出流
支持专用麦克风输入流
的立体声AEC和/或其它声音的应用程序。
所有AC-Link数据交易同步通过WM9708控制器发出信号。该WM9708
驱动串行位时钟上的交流环节，其中AC'97控制器，然后用资格
同步信号来构造音频帧。
SYNC，固定在48kHz的，是通过将走在串行时钟（位时钟）而得。 BITCLK ，固定在
12.288MHz的，提供了必要的计时粒度，以支持12 ， 20位的输出和输入
时隙和标记槽。交联的串行数据被转换的位时钟的每个上升沿。该
的交流链路数据， （ WM9708输出数据及AC'97控制器，用于输入数据）接收器，
样品在BITCLK的下降沿每一个串行位。
在AC-Link协议提供了一个特殊的16位时隙（时隙0 ），其中每一位传达了一个有效的
标记为当前的音频帧中的相应时隙。 A 1插槽0的给定比特位置
表示当前的音频帧中的相应时隙被分配一个数据
流，并且包含有效数据。如果一个时隙被标记无效时，它是源的责任
数据， （在WM9708用于输入流， AC'97控制器，用于输出流） ，塞住所有位
在与该插槽的活动时间为0的位置。
同步保持高的16个BITCLK在每个音频帧的开始处的总持续时间。
音频帧的一部分，其中SYNC为高定义为标记阶段。的其余
音频帧，其中SYNC为低电平时被定义为数据阶段。此外，以节省功耗，全
时钟，同步和数据信号可以被停止。这要求WM9708被实现为一个
静态设计为允许其寄存器的内容到时进入省电模式保持不变。
AC -Link的音频输出帧（ SDATA_OUT ）
音频输出帧数据流对应于所有的数字输出数据的复用包
针对WM9708的DAC输入寄存器和控制寄存器。如前面简单提到的那样，每个音频
输出帧支持多达12个20位即将离任的数据时隙。时隙0是一个特殊的保留时隙
含有16个位，其用于在AC链路协议架构。
输出标签插槽（ 16位）
位（ 15 ）
位（ 14 ）
位（ 13 ）
位（ 12：3）
第2位
位（1 ：0）
帧有效
插槽1有效指令地址位
插槽2有效命令数据位
插槽3-12位有效被AC'97定义
版权所有
2位消息ID字段
（设置为0 ）
（ 00预留小学; 01
表明中学）
（仅适用于主编解码器）
（仅适用于主编解码器）
内时隙0的第一比特是一个全局位（ SDATAOUT时隙0，位15），该标记的有效性为整个
音频帧。如果有效的帧位是1时，这表示当前的音频帧中包含的至少
有效数据的一个时隙。下一个12位的位置由WM9708抽样表明，其中的
对应的12个时隙包含有效的数据。但是应当注意的是，在URA ，即使当插槽1是
标记为无效的，则请求位是否仍然有效。
在这种方式的不同采样速率的数据流可以在交流链路在其固定的传输
48kHz的音频帧速率。图9示出了该时隙基于交流链路协议。
欧胜微电子有限公司
AI版本2.0 2001年4月
13
