位置：首页 > IC型号导航 > 首字符T型号页 > 首字符T的型号第589页 > TS68040DESC01XAA > TS68040DESC01XAA PDF资料 > TS68040DESC01XAA PDF资料1第41页
TS68040
地址转换缓存
前面所描述的翻译功能的一个组成部分是双缓存MEM-
储器，用于存储最近使用的逻辑到物理地址的转换信息（页面
描述符）指令和访问日期。这些缓存的64项， 4路，集
关联。每个ATC比较的传入访问的逻辑地址的
条目。如果该条目中的一个相匹配时，有一个命中，并且空管发送物理
地址到总线控制器中，并且开始在外部总线周期（提供有
在用于访问对应的高速缓存不命中） 。
该TS68040的转换表有一个三级树状结构，并驻留在
主存储器。因为完整的树的仅仅一部分需要在任何一个时刻存在，
树结构最小化的存储器必须建立的表中的量
大多数程序。如示于图20中，无论是在用户根指针或监根
指针指向第一个电平表中，根据功能的代码的一个值
访问。在树（指针表）的第二级表中的条目包含指向
第三级（页表） 。在页表条目包含任何页面或描述
间接指向页面的描述。该机制在执行表搜索操作
系统蒸发散使用的逻辑地址的部分（作为索引），在搜索的每个级别。所有
在转换表项的地址是物理地址。
图22 。
翻译表结构
翻译表
有两个4K和8K页面大小表搜索的两个变化：正常
搜索和间接搜索。间接搜索不同之处在于，在第三项
级页表中包含一个指向页描述符，而不是页描述符
本身。
在翻译表项包含在除了控制和状态信息
物理地址的信息。控制位指定写保护，限制访问只有超级
只面盔，并确定在每个存储器页数据的缓冲能力。每一页
描述符也有出现在UPA0和UPA1显两个用户可编程位
在外部访问用作地址修改位良。
41
2116A–HIREL–09/02
