位置：首页 > IC型号导航 > 首字符H型号页 > 首字符H的型号第122页 > HV51V7403HGL-7 > HV51V7403HGL-7 PDF资料 > HV51V7403HGL-7 PDF资料1第10页
HY51V(S)17403HG/HGL
17.获取时间由从t最长的决定
AA
或T
CAC
或T
ACP
18. 16M DRAM提供16位的节省时间的并行测试模式。地址CA0和CA1的4Mx4被
在测试模式下别照顾。测试模式是通过执行一个集合/ WE-和 - / CAS先接后/ RAS （ WCBR ）
t
周期。在16位并行测试模式中，数据在每个I / O （输入/输出1至I / O 4 ）写入到4比特并行和
从每个I / O读出。如果4位每个I / O都相等（均为1或0 ） ，数据输出引脚为高电平状态
在测试模式的读周期，则该设备已经过去。如果它们不相等，数据输出引脚是
低状态，则该设备发生故障。测试模式操作期间刷新可以通过正常执行
读周期或WCBR刷新周期。出去的测试模式，并进入正常操作模式，
执行以下任一普通/ CAS先接后/ RAS刷新周期或/ RAS只刷新周期。
19.在一个测试模式读周期， t值
RAC
, t
AA
, t
CAC
和T
ACP
由2ns的延迟为5ns的
指定的值。这些参数应在测试模式下循环通过添加上述值来指定
在此数据表中的规定值
20. t
HPC
（分）可以在一系列EDO页模式写周期或EDO页模式的读来实现
周期。如果同时写入和读出操作被混合在一个EDO页模式/ RAS周期（EDO页模式
混合的/ CAS周期的周期（1） （2）） ，最小值（叔
CAS
+t
CP
+2t
T
）变为大于指定
t
HPC
（最小）值。的混合EDO页面模式/ CAS周期时间的值显示在EDO页面模式
混合循环（1）和（2）
Rev.0.1/Apr.01
10
