80C86
最小模系统
（续）
下面的引脚功能描述是在最小模式下的80C86 （即MN / MX = V
CC
） 。只有引脚功能都有它独特的
最小的方式来说明;所有其他引脚功能如下所述。
针
数
27
符号
DT / R
TYPE
O
描述
数据发送/接收：需要在意欲使用数据总线的最小系统
收发器。它是用来控制通过收发数据溢流的方向。从逻辑上讲，
DT / R是等效到S1中最大模式，并且它的定时是一样的对M / IO （T =高，
R = LOW ） 。 DT / R保持高阻逻辑1时的局部总线“持有确认” 。
数据使能：设置为输出使能在最小的系统总线收发信机
使用收发器。 DEN是在每个内存和I / O访问和INTA赛扬低电平有效
克莱斯。用于读出或INTA周期是从T2的中间直到T4的中间活性，而对于一个
写周期是从T2开始至T4的中间活性。 DEN是举行高im-
pedance逻辑1时的局部总线“持有确认” 。
HOLD ：表明另一个主机请求本地总线“持有” 。要成为一个公认的，
HOLD必须是高电平有效。该处理器接收到“HOLD”会发出“HOLD应答”
（ HLDA ）在T4或TI时钟周期的中间。同时发行HLDA ，在中
处理器将FL燕麦本地总线和控制线。 HOLD被检测为低后，
处理器将降低HLDA ，并且当处理器需要执行另一个循环，它将再次驱动
本地总线和控制线。
HOLD不是一个异步输入。外部同步应该如果系统被设置
无法以其他方式保证了安装时间。
DEN
26
O
HOLD
HLDA
31, 30
I
O
最大模系统
下面的引脚功能描述都为80C86系统中最大的模式（即MN / MX - GND ） 。只有引脚功能这是
特有的最大模式描述如下。
针
数
26
27
28
符号
S0
S1
S2
TYPE
O
O
O
描述
状态：激活期间T4中， T1和T2和（ 1 1 ，1）期间T3被返回到被动状态
或者TW期间，当READY为高电平。此状态用于由82C88总线控制器，以产生
所有存储器和I / O访问的控制信号。 T4期间由S2，S1或S0中的任何变化被用于
表明一个总线周期的开始，并返回到被动状态， T3或TW是用来
表明一个总线周期结束。
这些信号在高阻抗逻辑1状态时“序批”举行。
S2
0
0
0
0
1
1
1
1
S1
0
0
1
1
0
0
1
1
S0
0
1
0
1
0
1
0
1
特征
中断响应
读取I / O端口
写I / O端口
停止
代码访问
阅读记忆
写存储器
被动
3-146
