80C86
波形
（续）
任何
CLK
周期
CLK
TCLGH
(44)
(1)
TCLCL
>0-CLK
周期
TGVCH （14）
TCHGX （15）
TCLGL
(43)
TCLGH （44）
脉冲2
80C86 GT
PULSE 3
协处理器
发布
协处理器
TCHSV （21）
（见注）
RQ / GT
先前授权
AD15-AD0
80C86
脉冲1
协处理器
RQ
TCLAZ （ 25 ）
TCHSZ （ 26 ）
RD ， LOCK
BHE / S7 ， A19 / S0 - A16 / S3
S2, S1, S0
注：该协处理器可能不会开车，而不用担心争所示的区域外的总线。
图9.请求/授权序列时序（最大模式）
≥
1CLK
周期
CLK
THVCH （13）
HOLD
1或2的
周期
THVCH （13）
TCLHAV （36）
HLDA
TCLAZ （19）
AD15-AD0
80C86
协处理器
TCHSZ （20）
BHE / S7 ， A19 / S6 A16 / S3
RD ， WR ， M / IO ， DT / R ， DEN
TCLHAV （36）
80C86
TCHSV （21）
图10. HOLD /保持应答时序（最小模式）
CLK
CLK
任何CLK周期
(13)
TINVCH （见注）
任何CLK周期
NMI
INTR
TEST
信号
tclav
(23)
LOCK
tclav
(23)
注：为异步信号的设置要求只有瓜尔
antee承认在下一CLK 。
图11.异步信号识别
图12.总线锁定信号时序（最高模式
只）
3-166
