位置：首页 > IC型号导航 > 首字符S型号页 > 首字符S的型号第284页 > S71PL032J08-0B > S71PL032J08-0B PDF资料 > S71PL032J08-0B PDF资料2第162页
A D V A N权证
我N· R M一T I O 4 N
t
WC
地址
t
AS(3)
CS1#
t
CW(2)
t
WR(4)
t
AW
CS2
UB ＃ ， LB ＃
t
BW
t
WP(1)
WE＃
t
DW
DATA IN
数据有效
t
DH
数据输出
高-Z
高-Z
图83 。
定时写周期（ 2 ）的波形（ CS ＃控制的，如果BYTE ＃为低，忽略瑞银/ LB ＃时序）
t
WC
地址
t
CW(2)
CS1#
t
WR(4)
t
AW
CS2
t
CW(2)
t
BW
t
AS(3)
t
WP(1)
UB ＃ ， LB ＃
WE＃
t
DW
DATA IN
数据有效
t
DH
数据输出
高-Z
高-Z
注意事项：
1.在重叠（ T A写操作
WP
）低CS1 ＃和低WE＃ 。写开始时CS1 ＃变低， WE＃
变低，与主张UB ＃或＃ LB单字节操作或同时声称UB ＃和＃ LB双
字节操作。在最早转型写结束时， CS1 ＃变为高电平， WE＃变高。经t
WP
is
从写入的开始写的末端测量。
2. t
CW
从CS1 ＃变低到写结束时开始算起。
3. t
AS
从地址有效到写的开始测量的。
4. t
WR
从写入地址变更的端部测量的。吨
WR
在适用的情况下写一个结尾为CS1 ＃或WE ＃
要高。
图84 。
定时写周期的波形（ 3 ） （ UB ＃ ， LB ＃控制）
162
SRAM
2004年SRAM_Type01_02A0 6月15日，
