位置：首页 > IC型号导航 > 首字符S型号页 > 首字符S的型号第24页 > S71PL032J04-0F > S71PL032J04-0F PDF资料 > S71PL032J04-0F PDF资料1第160页
A D V A N权证
我N· R M一T I O 4 N
数据保持特性（ 4M版本G）
项
V
CC
数据保留
数据保持电流
数据保留的建立时间
恢复时间
符号
V
DR
I
DR
t
SDR
t
RDR
测试条件
CS1#
≥
V
CC
-0.2V （注1 ） ，V
IN
≥
0V 。 BYTE ＃ = V
SS
或V
CC
V
CC
= 1.5V ， CS1 ＃
≥
V
CC
-0.2V （注1 ） ，V
IN
≥
0V
看到数据保存波形
民
1.5
-
0
t
RC
典型值
-
-
-
-
最大
3.3
3
-
-
单位
V
A
ns
注意事项：
1. CS1控制： CS1 ＃
≥
V
CC
-0.2V 。 CS2控制： CS2
≤
0.2V.
数据保持特性（ 8M版本C）
项
V
CC
数据保留
数据保持电流
数据保留的建立时间
恢复时间
注意事项：
1. CS1控制： CS1 ＃
≥
V
CC
-0.2V 。 CS2控制： CS2
≤
0.2V.
符号
V
DR
I
DR
t
SDR
t
RDR
测试条件
CS1#
≥
V
CC
-0.2V （注1 ） 。 BYTE ＃ = V
SS
或V
CC
V
CC
= 3.0V ， CS1 ＃
≥
V
CC
-0.2V （注1 ）
看到数据保存波形
民
1.5
-
0
t
RC
典型值
-
-
-
-
最大
3.3
15
-
-
单位
V
A
ns
数据保持特性（ 8M版本D）
项
V
CC
数据保留
数据保持电流
数据保留的建立时间
恢复时间
注意事项：
1. CS1控制： CS1 ＃
≥
V
CC
-0.2V 。 CS2控制： CS2
≤
0.2V.
符号
V
DR
I
DR
t
SDR
t
RDR
测试条件
CS1#
≥
V
CC
-0.2V （注1 ） ， BYTE ＃ = V
SS
或V
CC
V
CC
= 3.0V ， CS1 ＃
≥
V
CC
-0.2V （注1 ）
看到数据保存波形
民
1.5
-
0
t
RC
典型值
-
-
-
-
最大
3.3
待定
-
-
单位
V
A
ns
时序图
t
RC
地址
t
OH
t
AA
数据输出
以前的数据有效
数据有效
图80 。
读周期的时序波形（ 1 ） （地址控制， CS ＃ 1 = OE ＃ = V
IL
， CS2 = WE＃ = V
IH
， UB ＃
和/或LB ＃ = V
IL
)
160
SRAM
2004年SRAM_Type01_02A0 6月15日，
