添加收藏夹  设为首页  深圳服务热线:13692101218  13751165337
51电子网联系电话:13692101218
位置:首页 > IC型号导航 > 首字符C型号页 > 首字符C的型号第794页 > CY8C24123A > CY8C24123A PDF资料 > CY8C24123A PDF资料1第38页
CY8C24x23A最终数据手册
3.电气规格
表3-34 。 2.7V交流外部时钟规范
符号
F
OSCEXT
F
OSCEXT
描述
与CPU时钟进行频率1
a
与CPU时钟分频2或更大
b
高周期与CPU时钟进行1
低周期与CPU时钟进行1
上电国际海事组织开关
0.093
0.186
41.7
41.7
150
典型值
最大
12.3
12.3
5300
单位
兆赫
兆赫
ns
ns
s
笔记
一。最大CPU频率为12 MHz的电压为3.3V 。与CPU时钟分频器设置为1时,外部时钟必须遵守最大频率和占空比的要求。
B 。如果外部时钟的频率大于12 MHz的CPU时钟分频器必须设置为2或更大。在这种情况下, CPU时钟分频器将确保50 per-
百分之占空比要求得到满足。
3.4.7
交流编程规范
下表列出了许可的最大和最小规格的电压和温度范围: 4.75V到5.25V
和-40°C
T
A
85°C , 3.0V至3.6V和-40°C
T
A
85°C ,或2.4V至3.0V以及-40°C
T
A
85°C ,分别。典型参数
适用于5V , 3.3V和25°C时为2.7V ,并仅作为设计参考。
表3-35 。交流编程规范
符号
T
RSCLK
T
f运行
T
SSCLK
T
HSCLK
F
SCLK
T
ERASEB
T
T
DSCLK
T
DSCLK3
T
DSCLK2
SCLK的上升时间
秋季SCLK的时间
数据建立时间SCLK的下降沿
数据保持时间从SCLK的下降沿
SCLK的频率
闪存擦除时间(块)
闪存块写入时间
数据输出延迟从SCLK的下降沿
数据输出延迟从SCLK的下降沿
数据输出延迟从SCLK的下降沿
描述
1
1
40
40
0
20
20
典型值
20
20
8
45
50
70
最大
单位
ns
ns
ns
ns
兆赫
ms
ms
ns
ns
ns
VDD
& GT ;
3.6
3.0
VDD
3.6
2.4
VDD
3.0
笔记
2004年9月8日
文件编号38-12028牧师* B
38

深圳市碧威特网络技术有限公司