位置：首页 > IC型号导航 > 首字符U型号页 > 首字符U的型号第347页 > UPD448012GY-B85X-MJH > UPD448012GY-B85X-MJH PDF资料 > UPD448012GY-B85X-MJH PDF资料1第17页
PD448012-X
数据保持时序图
（1）/ CE1的受控
t
CDR
V
CC
V
CC
（分）
记
数据保持方式
t
R
/CE1
V
IH
（分）
V
CCDR
（分）
/CE1
≥
V
CC
– 0.2 V
V
IL
（ MAX 。 ）
GND
记
B版： 2.7 V ， C版本： 2.2 V
关于通过控制/ CE1的数据保留模式中， CE2的输入电平必须是
≥
V
CC
0.2 V或
≤
0.2 V.
其他引脚（地址， I / O ， / WE ， / OE ， / LB ， / UB ），可在高阻抗状态。
备注
（2） CE2控
t
CDR
V
CC
V
CC
（分）
记
数据保持方式
t
R
V
IH
（分）
V
CCDR
（分）
CE2
V
IL
（ MAX 。 ）
CE2
≤
0.2 V
GND
记
B版： 2.7 V ， C版本： 2.2 V
备注
在通过控制CE2 ，其他引脚（ / CE1 ，地址， I / O ， / WE ， / OE ， / LB ， / UB ）的数据保留模式
处于高阻抗状态。
数据表M14466EJ5V0DS
17
