位置：首页 > IC型号导航 > 首字符C型号页 > 首字符C的型号第1550页 > CYV15G0401DXB > CYV15G0401DXB PDF资料 > CYV15G0401DXB PDF资料1第14页
CYP15G0401DXB
CYV15G0401DXB
引脚说明
（续）
CYP （ V） 15G0401DXB四路的HOTLink II收发器
引脚名称
BISTLE
I / O特性
LVTTL输入，
异步，
内部上拉
信号说明
发送和接收BIST锁存使能。
高电平有效。当BISTLE = HIGH时，
在BOE信号[7：0 ]输入，直接控制发射和接收的BIST实现。
当BOE [X]的输入为LOW时，相关联的发送或接收的信道是
配置以产生或分别比较所述BIST序列。当京东方[ X]
输入为高电平时，相关的发射或接收通道设置为正常的数据
发送或接收。 BOE的特定映射[7：0 ]的信号发送和
收到BIST能够被列入
表10 。
当BISTLE返回低电平时，最后的值
本上BOE [ 7：0]被捕获在内部的BIST使能锁存器。当闩锁
被关闭时，如果该设备被重置（ TRSTZ被采样为低电平）时，锁存器被复位到关闭
BIST对所有发送和接收通道。
接收通道电源控制锁存使能。
高电平有效。当RXLE = HIGH ，
在京东方的信号[ 7 ： 0 ]输入直接控制功率能够为接收
锁相环和模拟电路。当京东方[ 7 ： 0 ]输入为高电平时，相应的接收
经过D PLL和模拟电路通道A处于活动状态。当京东方[ 7 ： 0 ]输入
低，相应的到D PLL和模拟电路接收通道A的
断电。 BOE的特定映射[7：0 ]信号提供给相关联的接收
通道可被列入
表10 。
当RXLE返回低电平时，最后的值
本上BOE [ 7：0]被捕获在内部的RX PLL使能锁存器。当
设备重置（ TRSTZ = LOW ） ，锁存器复位，关闭所有接收通道。
BIST ，串行输出和接收通道启用。
这些输入被传递到
并通过输出使能锁存器时OELE为高电平，并且在该锁存器捕获的
当OELE返回低电平。这些输入被传递给并通过所述BIST使能
锁定时BISTLE高，在这个锁存器捕获时BISTLE返回低电平。
这些输入传递到并通过接收通道使能锁存器时，
RXLE高，在这个锁存器捕获时RXLE返回低电平。
链路故障指示输出。
低电平有效。 LFIx是逻辑或的四个内部
条件：
1.接收到的串行数据的频率之外的预期范围
低于预期的水平。2.模拟幅度
3.过渡密度低于预期
4.接收通道禁用。
结合控制
BONDST [ 1 ： 0 ]双向开漏，
粘合状态。
当多个设备被结合这些信号仅用于
在一起。他们传达的弹性缓冲管理事件的状态
内部上拉
接合结构域的同一个键合的从设备的主设备
域。这些输出以相同的字符速率改变为接收输出数据
总线，但只连接到所有从站的CYP （Ⅴ） 15G0401DXB设备。当
MASTER =低，这些都是输出信号，并给出了弹性缓冲状态
从选定的主接收配置为主设备的通道。
接收主通道的选择是使用RXCLKB +和RXCLKD执行+
输入。该BONDST [ 1 ： 0 ]主设备的输出必须连接到
BONDST [ 1 ： 0 ]在粘接领域的所有从设备的输入。这些状态
输出表示的四种可能的状态之一，在一个同步的基础上，向从
设备。这些条件是：
00—Reserved
01 ，增加一个K28.5立即接收到下一个帧字符以下
10 ，删除接收到的下一帧字符
11 ，正常的数据。
这些输出仅驱动时，该设备被配置为主机时，所有的四个
通道被粘合在一起，并且接收并行接口的时钟由
REFCLK ↑ 。
RXlE
LVTTL输入，
异步，
内部上拉
BOE [7：0 ]
LVTTL输入，
异步，
内部上拉
LFIA
金狮森林工业
LFIC
LFID
LVTTL输出，
异步
文件编号： 38-02002牧师* K
53第14页
