E3 / DS3 / STS -1的抖动衰减器， STS -1到DS3 DESYNCHRONIER
XRT71D00
修订版1.01
F
IGURE
2. I
的作者LLUSTRATION
XRT71D00(
CONFIGURED工作在
“H
OST
” M
ODE
)
风声鹤唳时钟
信息和通信技术
时序控制模块/
锁相环
MCLK
平滑
时钟
RCLK
写时钟
读时钟
RRCLK
RRPOS
16/32位FIFO
RPOS
RNEG
RRNEG
FL
主机/ HW
RST
微处理器串行
接口
CS
SDI
SDO SCLK
该XRT71D00 DS3 / E3抖动衰减IC组成
：下面的功能块的
时序控制模块
在“抖动衰减器”PLL
在“双通道16/32位先进先出” 。
背景资料：
定义抖动
其中最重要的和最不理解的测
时钟性能祖雷斯贝尔是抖动。国际
国际电信联盟抖动定义为“短期
一个数字信号处理提高信号的显著瞬间的变化
从理想时间位置“ 。抖动可能是由于
到以下任一：
1）不完美的定时恢复电路中的系统
2）串音噪声
3 ）码间干扰/信号失真
SONET STS - 1到DS3映射
SONET设备的抖动标准规定为：
我）抖动转移
ⅱ）抖动容限
ⅲ）抖动生成
抖动转移特性：
抖动传输要求的主要目的是
为防止性能下降，通过限制
通过该系统，使得accummulation抖动
它没有超过网络接口的抖动要求一
求。因此，该系统满足更重要的是
对于相对较高的输入抖动抖动传输标准
振幅。通过该系统传输的抖动
必须在抖动掩码任何输入抖动扩增
的范围内突地如图3
10
