位置：首页 > IC型号导航 > 首字符L型号页 > 首字符L的型号第44页 > LAN91C100-FD > LAN91C100-FD PDF资料 > LAN91C100-FD PDF资料2第15页
筵席快速以太网控制器，全双工能力
第4章
4.1
4.1.1
1.
2.
3.
4.
5.
功能说明
块的说明
时钟发生器
的XTAL1和XTAL2引脚被连接到25MHz的晶体。
TXCLK和RXCLK 10 MHz的时钟输入。由外部的ENDEC在10Mbps的产生这些时钟
模式和仅用于由CSMA / CD的块。
TX25是一个输入时钟。这将是连接到所述的MII （2.5兆赫10的特定物理层的半字节速率
Mbps的PHY和25兆赫的100 Mbps的PHY ） 。
RX25 - 这是MII半字节速率接收用于采样接收到的数据半字节时钟和运行接收
状态机。 （ 2.5兆赫的10 Mbps的PHY和25兆赫的100 Mbps的PHY ） 。
LCLK - 总线时钟 - 同步访问使用的BIU 。最高频率为50兆赫的VL总线
模式和8.33兆赫为EISA从属DMA 。
4.2
CSMA / CD BLOCK
这是一个16位的导向块，用fully-独立的发送和接收逻辑。和流出的数据路径
的块由两个16位宽的单向的FIFO接口的DMA数据块。的DMA端口
在FIFO存储32位，利用32位数据通道内存，但FIFO的本身是16位
宽。控制路径由一组寄存器接口，以通过BIU的CPU的。
4.2.1
DMA块
此块访问存储的数据包代表CSMA / CD的，获取传输的数据和存储接收
数据。它连接了CSMA / CD发送和接收FIFO在一边，并在仲裁者块
等。增加带宽到内存中， 50MHz的时钟用于由DMA块和数据
路径是32位宽。
例如，有效接收以100 Mbps期间， CSMA / CD的块会写一个字到接收
FIFO每值为160ns 。在DMA将读取FIFO和积聚在输出端口上两个字来请求
从仲裁者每关闭320 ns存储周期。
DMA将丢弃数据包，如果nRXDISC被断言为接收过程中的最小为80ns的。如果断言
后期， DMA通常会收到该报文。该nRXDISC被定义为有效的DMA接口为
只要RCVDMA信号是有效的。
DMA的设备能够支持全双工操作。独立的接收和发送计数器
使用。发送和接收周期交替时，同时接收和发送的访问
需要的。
4.2.2
仲裁器模块
仲裁者块序列访问由BIU请求包RAM ，并通过DMA块。 BIU
要求代表流水线CPU访问到数据寄存器，而DMA请求代表
CSMA / CD数据移动。所用的外部存储器是一个25ns的SRAM中。
SMSC DS - LAN91C100FD Rev. D的
第15页
牧师二零零二年十月一十四日
初步
