位置：首页 > IC型号导航 > 首字符P型号页 > 首字符P的型号第692页 > PSD501B1-C-70J > PSD501B1-C-70J PDF资料 > PSD501B1-C-70J PDF资料1第17页
PSD5XX家庭
该PSD5XX
架构
9.1.1 DPLD
该DPLD用于内部地址译码产生以下八个
芯片选择信号：
t
ES0 - ES3
EPROM选择，块0到3挡
t
RS0
SRAM块选择
t
CSIOP
I / O解码芯片选择
t
PSEL0 - PSEL1
外围I / O模式选择信号
在I / O解码器通过CSIOP使产生片选片上寄存器或I / O
基于端口的地址输入A [ 7 ： 0 ] 。
如图5所示， DPLD由一个大的可编程AND阵列的。有
共有61输入和8个输出。每个输出由单一产品期限。虽然
用户可以生成从任意的输入选择信号，该选择信号通常是一
函数的地址和页面注册输入。选择信号，具有活性高，
通过在ABEL文件（ PSDabel ）用户定义的。
地址线输入到DPLD包括A0 ， A1和A8 - A15 。如果有更多的地址线
需要时，用户可以在通过端口A线到DPLD带。
9.1.2 GPLD
通用PLD的结构包括一个可编程的与阵列和
3台I / O宏单元。该阵列有61个输入信号，同为DPLD 。从这些
输入， “相与”被生成，乘积项输入到宏小区的功能。在I / O
宏蜂窝集被命名它们连接到，例如，在宏小区的I / O端口后
连接到端口A被命名为PA宏单元。 3台宏单元， PA ， PB和PE的，
在结构和功能相似。
图6示出GPLD宏蜂窝到端口引脚与它的输入/输出路径
相关联。如果端口引脚被指定为PSDsoft中，在我的MUX一个GPLD输出引脚/ O
端口单元选择GPLD宏为端口引脚的输出。输出使能信号
在I / O单元的缓冲器也可以从与阵列乘积项进行控制。
如果端口引脚被指定为一个ZPLD输入引脚，在GPLD宏蜂窝的MUX选择的
端口的输入信号是在ZPLD输入总线的61个信号中的一个。
14
