位置：首页 > IC型号导航 > 首字符A型号页 > 首字符A的型号第258页 > AD5415YRU-REEL7 > AD5415YRU-REEL7 PDF资料 > AD5415YRU-REEL7 PDF资料1第22页
AD5415
微处理器接口
微处理器接口的AD5415 DAC是通过
使用标准的协议与微兼容的串行总线
控制器和DSP处理器。通信信道是
一个3线接口，由一个时钟信号，数据信号，并
的同步信号。的AD5415需要一个16位的字，
缺省设置为数据在SCLK的下降沿有效，
但是这是可改变的使用在数据字的控制位。
表12. SPORT控制寄存器设置
名字
TFSW
INVTFS
DTYPE
ISCLK
TFSR
ITFS
SLEN
环境
1
1
00
1
1
1
1111
描述
交替帧
低电平有效帧信号
右对齐数据
内部串行时钟
帧的每一个字
内部帧信号
16位数据字
ADSP- 21XX到AD5415的接口
的DSP的ADSP- 21XX系列可轻松连接到
AD5415数模转换器，而不需要额外的胶合逻辑。图40
之间的DAC和SPI接口的一个例子的
ADSP- 2191M 。在DSP SCK的驱动串行数据线，DIN 。
同步从端口线之一驱动，在这种情况下SPIxSEL 。
ADSP-2191*
SPIxSEL
MOSI
SCK
80C51 / 80L51到AD5415的接口
之间的DAC和80C51串行界面如图
图43. TXD的80C51的驱动DAC的串行SCLK
接口，而RXD驱动串行数据线，DIN 。 P3.3是
串行端口上的位可编程引脚和用于驱动
SYNC 。当数据要被发送到交换机， P3.3是
采取低。在80C51 / 80L51的数据传输仅在8位字节;
因此，只有8个时钟下降沿出现在传输
周期。要正确加载数据到DAC ， P3.3置为低电平后，
第一个8位传输的，以及第二写周期是
开始发送数据的第二字节。数据RXD是
同步输出单片机的TXD上的上升沿
并在下降沿有效。其结果是，没有粘合逻辑是
之间的DAC和微控制器接口所需。 P3.3
被拉高完成这个周期之后。在80C51
提供的最低位其SBUF寄存器作为数据的第一位
流。 DAC输入寄存器都需要有数据的MSB
作为第一个位接收。发送例程应该借此
考虑。
8051*
TXD
RXD
SCLK
SDIN
SYNC
04461-0-043
AD5415*
SYNC
SDIN
SCLK
04461-0-041
为清楚起见省略*额外的引脚
图41. ADSP- 2191的SPI到AD5415的接口
DAC和DSP SPORT之间的串行接口显示
图42.在此界面的例子， SPORT0用于
数据传送到DAC的移位寄存器。传输开始
通过写一个字到Tx寄存器后SPORT一直
启用。在一个写序列，数据同步输出每上升
DSP的串行时钟边缘与输入DAC输入
转移其SCLK的下降沿注册。的更新
DAC输出呈现的SYNC信号的上升沿处。
ADSP-2101/
ADSP-2103/
ADSP-2191*
AD5415*
AD5415*
TFS
DT
SYNC
SDIN
P1.1
为清楚起见省略*额外的引脚
SCLK
SCLK
04461-0-042
图43. 80C51 / 80L51到AD5415的接口
MC68HC11接口AD5415的接口
图44是与DAC的串行接口的一个例子
和MC68HC11微控制器。串行外设
在MC68HC11接口（SPI ）被配置为主控
模式（ MSTR ） = 1 ，时钟极性位（ CPOL ） = 0 ，且时钟
相位（ CPHA ） = 1， SPI是通过写配置
SPI控制寄存器（ SPCR ） ;看
68HC11用户手册。
SCK
的68HC11驱动DAC接口，在MOSI的SCLK
输出驱动AD5516的串行数据线（ DIN） 。
同步信号是从一个端口线（ PC7 ）获得。当数据
正在被发送到AD5516 ， SYNC线被拉低
（ PC7 ） 。数据出现在MOSI输出是有效的
SCK的下降沿。从68HC11串行数据传输
在8位字节只有8个时钟下降沿发生在
为清楚起见省略*额外的引脚
图42. ADSP - 2101 / ADSP - 2103 / ADSP- 2191康AD5415的接口
在给定的时钟速度的两个设备之间的通信是
可能在以下规格兼容：
帧同步延迟和帧同步建立和保持，数据延迟和
数据建立和保持， SCLK和宽度。该DAC接口
预计一吨
4
（同步
下降沿到SCLK下降沿建立时间）
13 ns最小。见
ADSP - 21XX用户手册
为
上的时钟和帧同步频率的信息
SPORT寄存器。
表12示出了一组向上的体育控制寄存器。
第0版|第22页28
