引脚配置
针＃
1
2
3
4
5
6
7
8
9
10
名字
R1
IN
GND
R2
IN
R3
IN
BUF
帽
REF
GND
DATACLK
数据
描述
模拟输入。见表一和四。
地
模拟输入。见表一和四。
模拟输入。见表一和四。
基准缓冲输出。连接到R1
IN
, R2
IN
，或R3
IN
中，根据需要。
基准缓冲器补偿节点。去耦至地， 1μF的钽电容并联一个0.01μF的陶瓷电容。
基准输入/输出。通过一系列4KΩ电阻输出内部+ 2.5V基准。此去耦电压与1μF至2.2μF
钽电容器接地。如果一个外部参考电压被施加到该引脚，它会覆盖内部参考。
地
数据时钟引脚。与EXT / INT低，该引脚为输出，并提供了串行数据的同步时钟。输出
为三态时， CS为高电平。与EXT / INT HIGH ，这个引脚是输入和串行数据时钟必须由外部提供。
串行数据输出。串行数据总是最后完成转换的结果，并同步到DATACLK 。
如果DATACLK是从内部时钟（EXT / INT为低电平）时，串行数据是关于DATACLK的上升沿和下降沿都有效。
DATA为三态，当CS为高电平。
外部或内部DATACLK引脚。选择用于串行数据的同步时钟的源。如果高，时钟必须是
外部提供。如果为低电平，时钟由内部转换时钟。注意，时钟用于计时的
转换始终是内部无论EXT / INT的状态。
转换输入。在此输入的下降沿使内部采样/保持进入保持状态，并启动转换，无论
的CS的状态。如果转换正在进行中，下降沿被忽略。如果EXT / INT为低，从以前的数据
转换将电流转换过程中被串行传输。
片选。该输入三态输出的所有高时，使所有输出低电平时。这包括数据，忙碌，
DATACLK （当EXT / INT为低） 。请注意，在CONV下降沿将启动转换，即使CS为高电平。
忙碌的输出。当开始转换时， BUSY变为低电平，整个转换仍然很低。如果EXT / INT是
低，数据串行传输，同时BUSY为低。 BUSY为三态，当CS为高电平。
掉电输入。当高电平时，多数ADS7813的被置于低功率模式和功率消耗是
显著降低。 CONV必须采取低电平之前PWRD变低，从而实现最低的功率
消费。所需ADS7813的时间来返回到正常操作之后关闭电源，取决于多项的
因素。咨询关机节以获取更多信息。
+ 5V电源输入。为了获得最佳性能，去耦至地， 0.1μF的陶瓷电容并联一个10μF的钽电容
电容。
11
EXT / INT
12
CONV
13
14
15
CS
忙
PWRD
16
V
S
引脚配置
顶视图
DIP ， SOIC
类似物
输入
范围（V ）
±10V
0.3125V到
2.8125V
±5V
CONNECT
R1
IN
TO
V
IN
V
IN
GND
BUF
BUF
V
IN
GND
CONNECT
R2
IN
TO
BUF
V
IN
BUF
GND
V
IN
BUF
V
IN
CONNECT
R3
IN
TO
GND
V
IN
V
IN
V
IN
GND
V
IN
GND
输入
阻抗
(k)
45.7
>万
26.7
26.7
21.3
21.3
21.3
R1
IN
GND
R2
IN
R3
IN
BUF
帽
REF
GND
1
2
3
4
ADS7813
5
6
7
8
16 V
S
15 PWRD
14 BUSY
13 CS
12 CONV
11 EXT / INT
10个数据
9
DATACLK
0V至10V
0V至4V
±3.33V
0.5V至
4.5V
表一， ADS7813的输入范围。
ADS7813
4
