也许可以使用DATACLK的上升沿
信号。然而，一个额外的时钟周期（未示出在
图6 ，图7和8）是需要的最终位的。
外部DATACLK信号必须为低电平或CS必须
为高电平前忙上升（见时间t
25
在图7和
8）。如果这不是在此期间观察到的，输出移
该ADS7813的寄存器将不会与更新的
转换结果。取而代之的是，移位的先前内容
寄存器将保持与新的结果将会丢失。
在阅读接下来的三段，咨询森西
tivity至外部数字信号，该数据表的部分。
这将解释很多的关注关于如何和
当施加外部DATACLK信号。
外部DATACLK主动转换后
获得转换结果的优选方法是
提供DATACLK信号转换后一直
完成下一次转换开始，像以前一样所示
在图6中。注意， DATACLK信号应该是静态
下一次转换开始之前。如果这不是转播
送达， DATACLK信号可能会影响电压
被获取。
外部DATACLK活跃在接下来的转换
获得转换结果的另一种方法示出
在图7中由于输出移位寄存器中，不更新
直到转换结束时，前面的结果仍然是
下一次转换时有效。如果快速时钟（ ≥ 2MHz的）
可以被提供给ADS7813 ，其结果可以被读
在时间t
2
。在此期间，从所述噪声
DATACLK信号不太可能影响转换
结果。
t
1
t
2
CONV
忙
t
21
t
24
DATACLK
t
19
t
20
数据
最高位
14位
13位
第1位
最低位
最高位
1
2
3
t
22
t
23
4
15
16
t
25
1
图7.串行数据时序，外部时钟，时钟在接下来的转换（ EXT / INT高，
CS为低电平） 。
CONV
忙
t
5
t
4
DATACLK
1
2
n
t
24
n+1
15
16
t
25
数据
最高位
14位
n位
位N-1
第1位
最低位
图8.串行数据时序，外部时钟，时钟后，转换完成，并在接下来的转换
（ EXT / INT HIGH ， LOW CS ） 。
11
ADS7813
