位置：首页 > IC型号导航 > 首字符H型号页 > 首字符H的型号第940页 > HYS72D128300GBR-6-B > HYS72D128300GBR-6-B PDF资料 > HYS72D128300GBR-6-B PDF资料1第34页
HYS72D[128/256][300/320/321/500][GBR/HR]-[5/6/7/7F]-B
录得双数据速率SDRAM模块
SPD内容
表17
SPD代码HYS72D128500HR- [ 7F / 7 ] -B
HYS72D128500HR–7F–B
HYS72D128500HR–7–B
1 GB
×72
1级
REG
PC2100R–20330
修订版0.0
（十六进制）
80
08
07
0D
0C
01
48
00
04
70
75
02
82
04
04
01
0E
04
0C
01
02
26
C1
75
75
00
修订版0.5 ， 2003-12
编号&组织
1 GB
×72
1级
REG
PC2100R–20220
修订版0.0
（十六进制）
80
08
07
0D
0C
01
48
00
04
70
75
02
82
04
04
01
0E
04
0C
01
02
26
C1
75
75
00
34
标签代码
JEDEC SPD修订
BYTE ＃
0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
数据表
描述
编程的SPD字节的E2PROM
字节的E2PROM中的总数
内存类型（ DDR = 07H）
行地址数
列地址数
DIMM行列数
数据宽度（ LSB ）
数据宽度（ MSB ）
接口电压电平
TCK @ CLmax （ 18字节） [ NS ]
TAC SDRAM @ CLmax （ 18字节） [ NS ]
错误更正支持（非/ ECC ）
刷新率
主SDRAM宽度
错误检查SDRAM的宽度
TCCD [次]
突发长度支持
银行对SDRAM的设备号
CAS延迟
CS延迟
写入延迟
DIMM属性
组件属性
TCK @ CLmax -0.5 （ 18字节） [ NS ]
TAC SDRAM @ CLmax -0.5 [ NS ]
TCK @ CLmax -1 （ 18字节） [ NS ]
