位置：首页 > IC型号导航 > 首字符H型号页 > 首字符H的型号第682页 > HYS72D128021GR-8-B > HYS72D128021GR-8-B PDF资料 > HYS72D128021GR-8-B PDF资料1第22页
HYS 72Dxx0xxGR - 7/8 -B
注册的DDR- SDRAM我模块
虽然保持运行的时钟增加了功耗从上-DIMM PLL期间自刷新，
这是另一种操作模式对这些的DIMM。
1.系统进入自刷新项命令。
（ CKE →低， CS →低， RAS →低，中科院→低， WE →高）
注：该命令一个时钟后到达DDR SDRAM由于在附加寄存器流水线
注册的DIMM 。后此命令发出到SDRAM中，所有的地址和控制和时钟输入的
条件的SDRAM是不关心 - 除CKE的。
2.系统在有效的低电平复位设置。
该输入状态将强制所有寄存器的输出为低电平状态，独立于数据的条件，并
时钟寄存器输入，并确保CKE是一个稳定的低水平处的DDR SDRAM 。
3.系统会释放DIMM地址和控制输入高阻抗。
这可以在寄存器（T （ INACT ） ）的RESET停用时间之后进行。停用时间介绍
的时间，其中，时钟和控制及地址信号必须保持在复位后有效水平
低中得到应用。强烈建议CKE继续操作过程中保持低电平。
4.所述DIMM是处于低功率，自刷新模式。
自刷新退出（ RESET低，时钟运行） - 可选
1.本系统适用于有效逻辑电平到寄存器的数据输入（地址和控制在该DIMM CON-
头） 。
CKE必须保持低和所有其它输入应被驱动到一个已知的状态。一般来说这些命
mands可由系统设计者确定。一种选择是使用一个SDRAM “ NOP ”指令（与
CKE低），因为这是由自刷新退出序列（定义第一命令理想地，这将是一
“ NOP取消选择”命令） 。第二选项是适用于所有的寄存器的输入低层次要一致
用的寄存器输出的状态。
2.系统切换RESET为逻辑“高”级别。
在SDRAM现在可以正常运行，准备接收命令。自的RESET信号是异步的，
它并不需要被连接到一个特定的时钟边沿（在此期间，寄存器的输入必须继续
保持稳定） 。
3.系统必须保持稳定的寄存器输入到寄存器的正常运转为止。
该寄存器有一个激活时间，允许时钟接收器，输入接收器，和输出驱动器suffi-
cient时间被接通，并成为稳定的。在此期间，系统必须维持有效逻辑电平
在步骤1中描述的它也是一个功能性需求，该寄存器保持一个低的状态，在所述CKE输出
把以保证的DDR SDRAM继续接收CKE的低电平。这种激活
时间，从复位的由低到高异步交换，直到寄存器是稳定的，并准备
接受输入信号为t （ ACT）的寄存器DIMM文档中的说明。
4.该系统可以开始JEDEC定义的DDR SDRAM自刷新退出过程。
自刷新进入/退出（ RESET高，时钟运行） - 可选
由于这个序列不涉及使用复位功能的，符合JEDEC标准SDRAM规格
详细介绍了该方法的进入和退出自刷新此情况。
自刷新项（ RESET高，时钟已关闭） - 不允许
为了保持在寄存器输出的有效低的水平，这是必需的，无论是时钟保持运行状态，并且
系统驱动器上CKE低水平，或时钟断电和复位是根据低电平
在网络连接霓虹灯技术
22
2002-09-10 （修订版0.91 ）
