YSS915
引脚功能
1.时钟信号
十一， XISEL ， PLLC
该LSI的操作需要时钟为384飞秒（ fs的：采样频率）频率输入或256 FS到XI
终奌站。
保持XISEL终端开放时的384 fs的时钟使用。 （ XISEL引脚拉高内部。 ）
通过4.7千欧的电阻时，用256 fs的时钟使用XISEL端下拉到数字地面。
取样频率可以在的范围内选择从32千赫至48千赫。
采样频率被指定与原点复归寄存器（$ 00） 。 （为fs的采样频率= 32或48 kHz的可
仅指定KP2V扩展模式）。
采样
频率（ FS ）
32.0千赫
37.8千赫
44.1千赫
48.0千赫
十一输入频率
384fs
256fs
12.288兆赫
8.192兆赫
14.5152 MHz的
9.6768兆赫
16.9344 MHz的
11.2896 MHz的
18.432兆赫
12.288兆赫
可用模式
（见注）。
E
N，E
N，E
E
注意;
N = KP2
标准模式
E = KP2V
扩展模式
此外，在XI的东西，输入37MHz由最大可能在仅通模式。
连接，如下所示为在LSI调整PLL的一个电阻和电容，以PLLC终端。
PLLC
KP2V2
2.初步明确
/ IC
该LSI需要明确的初始上电时。初步明确由输入"L"到/ IC终端执行。
/ IC
2毫秒分钟
6
