80960SA
表3. 80960SA引脚说明：总线信号
（共2页1 ）
名字
CLK2
A31:16
AD15 ： 1 ， D0
TYPE
I
O
T.S.
I / O
T.S.
O
T.S.
描述
系统时钟
为80960SA系统的基本时序。这是
除以2的80960SA内部生成内部处理器时钟。
地址总线
携带32位的物理地址到存储器中的高16位。
它是整个突发周期有效;无闩锁是必要的。
地址/数据总线
携带低阶32位地址和16位数据到
和从存储器。 AD15 ： 4要自循环下面的地址被锁存
周期进行总线上的数据。
地址总线
携带32位地址，以存储器的字地址。
这三个位中的突发访问，指示下一个字被增加
的突发访问地址。需要注意的是A3：在1 ：1的复制与AD3
地址周期。
地址锁存使能
指示的物理地址的转移。 ALE是
在一件T断言
a
周期和无效状态的T的开始之前
d
状态。这是
高电平有效，浮于期间保持周期高阻抗状态（T
h
).
地址状态
表示一个地址状态。 AS是断言每个T
a
状态
下面的T期间拉高
d
状态。 AS在复位时驱动为高电平。
读/写
规定，在一件T
a
周期，该操作是否是一个写或读。
它被锁片和在t仍然有效
d
周期。
数据启用
吨时断言
d
周期和表示数据的传送
AD线。在AD线不应该被驱动通过一个外部源，除非DEN是
断言。当DEN是断言，从以前周期输出保证
为三态。此外， DEN拉高表示输入过
捕获的;因此，输入保持时间可以忽略不计。 DEN驱动为高电平
在复位。
数据发送/接收
指示数据传输的方向，并从
总线。它是低在t
a
和T
d
周期用于读出或中断响应;它
是在t高
a
和T
d
周期为一个写操作。 DT / R从未改变状态时， DEN是
断言。复位时DT / R驱动为高电平。
准备
表明在AD上线数据进行采样或删除。如果READY
在一件T不主张
d
周期中，T
d
周期是由延伸到下一个周期
插入等待状态（T
w
).
A3:1
ALE
O
T.S.
O
T.S.
O
T.S.
O
T.S.
AS
W / R
DEN
DT / R
O
T.S.
准备
I
I / O =输入/输出， O =输出， I =输入，外径=漏极开路， T.S. =三态
8
