位置：首页 > IC型号导航 > 首字符T型号页 > 首字符T的型号第589页 > TMS320LF2402PZ > TMS320LF2402PZ PDF资料 > TMS320LF2402PZ PDF资料1第14页
TMS320LF2407 ， TMS320LF2406 ， TMS320LF2402
DSP控制器
SPRS094I - 1999年4月 - 修订2003年9月
引脚功能（续）
表2. LF240x引脚列表和封装选项
（续）
引脚名称
LF2407
LF2406
LF2402
描述
JTAG测试复位内部下拉。 TRST ，当驱动为高电平，
提供设备的操作的扫描系统的控制。如果这
信号未连接或驱动为低电平时，器件工作在其
功能模式，和测试复位信号被忽略。 （ ↓ ）
注意：不要在TRST使用上拉电阻;它具有一个内部
下拉设备。在低噪声环境中， TRST可以留
浮动。在高噪声的环境中，一个附加的下拉
电阻器可以是需要的。这个电阻的值应根据
对适用于设计调试荚驱动强度。一
2.2 kΩ的电阻通常会提供足够的保护。因为这是
应用程序特定的，则建议每个目标板
验证为调试器和应用程序的适当操作。
仿真和测试（续）
TRST
1
1
33
地址，数据和存储器控制信号
DS
87
数据空间频闪。 IS ，DS和PS总是高，除非低级别
置为获取相关的外部存储器空间或I / O 。
它们被放置在高阻抗state.
I / O空间选通信号。 IS ，DS和PS总是高，除非低级别
置为获取相关的外部存储器空间或I / O 。
它们被放置在高阻抗state.
程序空间频闪。 IS ，DS和PS总是高，除非
低层断言获取相关的外部存储器
空间或I / O 。它们被放置在高阻抗state.
读/写预选赛信号。 R / W表示在传输方向
通信到外部设备。它通常是在读模式下
（高） ，除非低电平被置为用于执行一个写操作。
它被放置在高阻抗state.
读/写预选赛或GPIO 。这是一个倒置的R / W信号有用
零等待状态的存储器接口。它通常是低的，除非一
进行存储器写操作。
请参阅表12 ，端口C
段，复位注：关于LF2406和LF2402 。
(↑)
读使能选通。阅读选表示活动，外部读
周期。 RD是活跃在所有的外部程序，数据和I / O读取。 RD
进入高阻抗state.
写使能选通。 WE的下降沿指示
器件驱动外部数据总线（ D15 -D0 ） 。我们是活跃在
所有的外部程序，数据和I / O写入。我们去了
高阻抗state.
外部存储器访问频闪。 STRB总是高的，除非
置为低电平，表明外部总线周期。 STRB是积极的
全片的访问。它被放置在高阻抗state.
IS
82
PS
84
读/写
92
W / R
W / R
/ IOPC0
IOPC0
19
19
14
RD
93
WE
89
STRB
96
粗体，斜体引脚名
表示在复位后引脚功能。
GPIO - 通用输入/输出引脚。所有的GPIO拿出复位后输入。
强烈建议VCCA从（从数字地和VSSA ）的数字电源电压隔离，以保持规定的精度
并提高了ADC的噪声抑制能力。
只有当满足所有下列条件： EMU1 / OFF为低， TRST低， EMU0是高
＃无电源引脚（ VDD ， VDDO ， VSS ，或VSSO ）应悬空。所有的电源引脚都必须进行适当的连接正确
设备的操作。
图例：
↑
- 内部上拉
↓
- 内部下拉
（典型的有源上拉/下拉值
±16 A.)
14
邮政信箱1443
休斯敦，得克萨斯州77251-1443
