飞利浦半导体
产品speci fi cation
8位微控制器
21 AC特性
P83C562 ; P80C562
参数是有效的工作温度范围和工作电源电压范围内，除非另有规定ED 。
C
L
= 100 pF的P0口， ALE和PSEN ;
L
= 80 pF适用于所有其他，除非特定网络版输出。参见图23至25 。
符号
程序存储器
t
LL
t
AL
t
LA
t
LIV
t
LC
t
CC
t
CIV
t
CI
t
CIF
t
禽流感病毒
t
AFC
t
RR
t
WW
t
AL
t
LA
t
RD
t
DR
t
DFR
t
LD
t
AD
t
LW
t
AW
t
WHLH
t
DWX
t
DW
t
WD
t
AFR
记
1. t
CLK
= 1/f
OSC
= 1振荡器的时钟周期。若f
OSC
然后= 16兆赫吨
CLK
= 62.5纳秒。
ALE脉冲持续时间
地址建立时间到ALE
ALE地址后保持时间
从ALE为有效指令输入时间
时间从ALE控制脉冲PSEN
控制脉冲宽度PSEN
时间从PSEN到有效指令输入
PSEN后输入指令的保持时间
输入指令后， PSEN FL燕麦延迟
地址为有效指令输入
解决PSEN后FL燕麦延迟
85
8
28
23
143
0
150
83
38
208
10
148
55
350
398
238
103
0
2t
CLK
40
t
CLK
55
t
CLK
35
t
CLK
40
3t
CLK
45
0
6t
CLK
100
t
CLK
55
t
CLK
35
0
3t
CLK
50
t
CLK
40
t
CLK
60
t
CLK
50
t
CLK
25
10
5t
CLK
165
2t
CLK
70
9t
CLK
165
3t
CLK
+ 50
t
CLK
+ 40
0
ns
ns
ns
ns
ns
ns
ns
ns
参数
f
OSC
= 16 MHz的
分钟。
马克斯。
f
OSC
=变量
分钟。
马克斯。
单位
4t
CLK
100纳秒
3t
CLK
105纳秒
5t
CLK
105纳秒
外部数据存储器
RD脉冲持续时间
WR脉冲持续时间
地址建立时间到ALE
ALE地址后保持时间
RD有效数据输入
RD后的数据保持时间
RD后的数据FL燕麦延迟
从ALE有效数据输入时间
处理到有效数据输入
从时间到ALE RD或WR
时间从地址到RD或WR
从RD或WR高时间ALE高
数据有效到WR过渡
之前的数据建立时间WR
数据保持时间WR后
解决RD后，佛罗里达州燕麦延迟
275
275
8
28
0
138
120
23
3
288
13
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
6t
CLK
100
8t
CLK
150纳秒
4t
CLK
130
7t
CLK
150
1997年4月08
43
