ZL30102
其中：
-
-
-
0.1ppm的是保持模式的精度
数据表
时间0 ns是在从正常模式到保持模式的转换之间的最大相位不连续
13 ns的是在从保持模式向普通模式的转换之间的最大相位不连续
当一个新的TIE修正值计算
HMS = 0：
当同样的10师，以缓缴到正常模式发生变化，并在各种情况下保持模式
2秒被输入的，则总的MTIE将是200纳秒。作为用于与TIE校正器电路的延迟值是
没有更新，则在这一点上没有13纳秒的测量误差。该阶段仍可以漂移为200纳秒当PLL是
在保持模式，但是当PLL再次进入正常模式时，相移回到原来的点这样的
相位不积累。
3.4
数字锁相环（ DPLL ）
该ZL30102的DPLL包括一个相位检测器，一个限幅器，环路滤波器和数字控制的振荡器，作为
在图10所示的相位检测器的限幅器的数据通路被窃听和路由到锁定检测器
它提供一个锁定指示其位于LOCK脚输出。
LOCK
探测器
虚拟参考
从
TIE APFC电路
LOCK
相
探测器
限
环路滤波器
数字化
控制
振荡器
DPLL参考
频率合成器
REF2_SYNC
帧脉冲
从国家选择
控制状态机
从反馈信号
频率选择MUX
反馈帧脉冲; F8o或F2ko
图10 - 数字锁相环原理框图
相位检测器
- 相位检测器中的虚拟参考信号与TIE校正器电路与比较
反馈信号，并提供对应于两者之间的相位差的误差信号。此错误
信号被传递到的限幅电路。
限
- 限幅器从相位检测器接收所述误差信号，并确保DPLL的响应所有
输入瞬态工况，最大输出相位斜率符合标准要求。相
斜率极限取决于SEC_MSTR销和列在表2中。
环路滤波器
- 环路滤波器类似于一个一阶低通滤波器，适合于提供1.8 Hz的带宽
初级法师时机。当选择次要主机模式（ SEC_MSTR = 1）时，滤波器的带宽被设置为
922赫兹。出于稳定性原因，环路滤波器的带宽为8千赫基准输入被限制为最多58赫兹。
19
卓联半导体公司
