位置：首页 > IC型号导航 > 首字符L型号页 > 首字符L的型号第599页 > LM4040AI-4.1 > LM4040AI-4.1 PDF资料 > LM4040AI-4.1 PDF资料3第3页
连接图
（续）
28引脚宽体
SO封装
24引脚宽体
SO封装
DS011354-8
DS011354-9
顶视图
顶视图
订购信息
工业温度范围
40C
≤
T
A
≤
+85C
ADC12H030CIWM ， ADC12030CIWM
ADC12H032CIWM ， ADC12032CIWM
ADC12H034CIN ， ADC12034CIN
ADC12H034CIWM ， ADC12034CIWM
ADC12H038CIWM ， ADC12038CIWM
M16B
M20B
N24C
M24B
M28B
包
引脚说明
CCLK
时钟施加到该输入控制
逐次逼近转换时间
间隔和采集时间。崛起
和下降的时钟边沿时间不宜
超过1微秒。
这是串行数据时钟输入。时钟
施加到这个输入控制的速率
其中串行数据交换。该
上升沿加载上在DI中的信息
销插入多路复用地址和方式
选择移位寄存器。该地址控制
该模拟输入信道的多
多路复用器（MUX ）被选择和模式
操作A / D转换。在CS为低电平的下降沿继续
SCLK的荷兰国际集团上升沿将产生的数据
从出比上ADC转换
DO ，除数据的第一位的。
当CS为低continously ，的第一位
数据同步输出的上升沿
EOC （转换结束） 。当CS为
切换CS的下降沿总是时钟
出的数据的第一个比特。 CS应
拉低时， SCLK为低。上升和
掉落的时钟边沿时间不应EX-
CEED 1微秒。
这是串行数据输入管脚。数据AP-
合股此引脚由上升沿转移
SCLK到复用器的地址和
3
DO
SCLK
EOC
CS
DI
模式选择寄存器。
表2
通过
表
5
示出了多路转换器的分配
地址和模式选择的数据。
该数据输出管脚。该引脚是一个积极的
推/拉输出，当CS为低电平。当CS
高，这个输出是三态。 A / D转换
转换结果（ D0 - D12 ）和转换器
状态数据同步输出的下落
SCLK的该引脚上的优势。字长
并且该结果可以变化的格式（见
表
1).
字的长度和格式是CON-
由数据受控移入多
路器地址和模式选择寄存器
（见
表5）。
该引脚是一个积极的推/拉输出和IN
dicates的ADC12030的/在状态2 /4/8 。
当低，这预示着， A / D忙于
一个转换，自动校准，自动调零或
断电周期。 EOC的上升沿
信号，这些周期中的一个的端部。
这是片选引脚。当一个逻辑低
被施加到该引脚，上升沿
SCLK移位DI上的数据在地址
注册。这种低也带来做出来的
三态。随着CS为低电平的下降沿
SCLK转移从前期产生的数据
vious ADC转换出来DO ，与
www.national.com
