位置：首页 > IC型号导航 > 首字符C型号页 > 首字符C的型号第783页 > CY7C107B-12VC > CY7C107B-12VC PDF资料 > CY7C107B-12VC PDF资料1第1页
07B
CY7C107B
CY7C1007B
1M ×1静态RAM
特点
高速
— t
AA
= 12 ns的
CMOS的最佳速度/功耗
自动断电时取消
TTL兼容的输入和输出
写入设备被以芯片使能实现
（ CE）和写使能（ WE）输入低电平。输入引脚上的数据
(D
IN
）写入到在AD-指定的存储单元
礼服销（A
0
至A
19
).
从设备读入通过取片烯实现
能（ CE）低，而写使能（ WE）仍然很高。下
这些条件下，所述存储器单元的内容试样
田间由地址引脚将出现在数据输出（D
OUT
)
引脚。
输出引脚（D
OUT
）被置于高阻抗状态
当取消选择器件（CE高电平）或写操作期间
操作（ CE和WE LOW ） 。
该CY7C107B是在一个标准的400密耳范围内的SOJ可用;
该CY7C1007B可在一个标准的300密耳宽SOJ 。
功能说明
该CY7C107B和CY7C1007B是高性能
CMOS静态RAM， 1位组织为1,048,576字。
容易记忆膨胀是由一个低有效芯片提供
使能（ CE）和三态驱动器。这些设备有一个
自动断电功能，可降低功率消耗
取消选择时，由65％以上和灰。
逻辑框图
D
IN
引脚配置
SOJ
顶视图
A
10
A
11
A
12
A
13
A
14
A
15
NC
A
16
A
17
A
18
A
19
1
2
3
4
5
6
7
8
9
10
11
12
13
14
28
27
26
25
24
23
22
21
20
19
18
17
16
15
输入缓冲器
A
0
A
1
A
2
A
3
A
4
A
5
A
6
A
7
A
8
行解码器
512x2048
ARRA
Y
D
OUT
D
OUT
WE
GND
V
CC
A
9
A
8
A
7
A
6
A
5
A
4
NC
A
3
A
2
A
1
A
0
D
IN
CE
107B-2
COLUMN
解码器
A
9
A
10
A
11
A
12
A
13
A
14
A
15
A
16
A
17
A
18
A
19
动力
下
检测放大器
CE
WE
107B-1
选购指南
7C107B-12
7C1007B-12
12
90
2
7C107B-15
7C1007B-15
15
80
2
7C107B-20
7C1007B-20
20
75
2
7C107B-25
7C1007B-25
25
70
2
7C107B-35
7C1007B-35
35
60
2
最大访问时间（纳秒）
最大工作
电流（mA ）
最大的CMOS待机
目前SB2 （毫安）
赛普拉斯半导体公司
文件编号： 38-05030牧师**
3901北一街
圣荷西
CA 95134 408-943-2600
修订后的2001年9月7日
