集成的JPEG编解码器
AC时序规范
表7 ： AC电玩巴士输入时序
符号
F
VCLKx2
T
V2P
T
CLK
参数
VCLKx2频率
VCLKx2期
内部时钟周期
民
22.2
33.3
最大
30
45
单位
兆赫
ns
TV2P == 2 * TCLK
内部PLL倍频VCLKx2频率。 2
作为其他交流的引用变量
参数。
3
3
6
0
ns
ns
ns
ns
评论
40％至60 ％的占空比
T
V2T
T
VT
T
VIS
T
VIH
VCLKx2上升/下降过渡
VCLK的上升/下降过渡
电玩巴士输入设置
电玩巴士输入保持
t
V2P
VCLKx2
t
V2T
t
V2T
t
VIS
VCLK
t
VIH
t
VIS
输入
t
VIH
注：1，在本图中VCLKPol = 0 。
2. 16位接口输入期间VCLKx2由VCLK启用上升沿进行采样。
3. 8位接口输入期间所有VCLKx2上升沿进行采样。
图41.视频输入总线时序
表8 ： AC电玩巴士输出时序
符号
T
VBO
T
VBO8
参数
电玩巴士输出延迟（ 16位）
电玩巴士输出延迟（ 8位）
民
T
CLK
- 1
0.5T
CLK
- 1
最大
T
CLK
+ 10
0.5T
CLK
+ 10
单位
ns
ns
50pF的负载
50pF的负载
评论
t
CLK
VCLKx2
VCLK
t
VBO
视频输出
(16-bit)
t
VBO8
视频输出
(8-bit)
t
VBO8
t
VBO
图42.视频输出总线时序
36
