位置：首页 > IC型号导航 > 首字符S型号页 > 首字符S的型号第325页 > S5A1903X01-E0R0 > S5A1903X01-E0R0 PDF资料 > S5A1903X01-E0R0 PDF资料1第9页
数据处理器
S5A1903X01
—
2
C总线接口确认
I
在应答时钟脉冲是由一个微控制器产生的。
发射器释放在应答时钟脉冲SDA线（高） 。接收器必须拉下
在应答时钟脉冲SDA线，使之保持在这个时钟脉冲为高电平期间稳定的低。
从发送器产生负面承认，当读操作过程。负应答响应
边缘是由主器件（单片机）产生的。
I
2
C总线接口格式 - 写操作
芯片地址
最高位
最低位
函数地址
最高位
最低位
A
最高位
数据
最低位
一P
S 1 0 0 0 0 0
A0
W A
SCL
SDA
S
1 0 0 0 0 0 0 0
P
I
2
C总线接口格式读操作
芯片地址
最高位
最低位
函数地址
最高位
最低位
A
最高位
数据
最低位
N/
A
S 1 0 0 0 0 0
A0
R A
P
SCL
SDA
S
1 0 0 0 0 0 0 1
P
9
