位置：首页 > IC型号导航 > 首字符Q型号页 > 首字符Q的型号第82页 > QL901M-6PS680C > QL901M-6PS680C PDF资料 > QL901M-6PS680C PDF资料2第19页
表16 ： PCI AC时序
参数
a
民
TCYC
大腿
为tLOW
–
Tval
tval （ PTP ）
吨
花花公子
TSU
TSU （ PTP ）
Th
TRST
TRST -CLK
TRST客
c
Trhfa
Trhff
PCI_CLK周期时间
PCI_CLK时候
PCI_CLK低的时间
PCI_CLK压摆率
PCI_CLK在信号有效延迟
PCI_CLK在信号有效延迟
点至点的信号
b
FL燕麦主动延迟
积极为FL燕麦延迟
输入建立时间PCI_CLK
汇流排信号
输入建立时间PCI_CLK
点至点
输入保持时间从PCI_CLK
重新上电后稳定的活动时间
后PCI_CLK稳定复位有效时间
重新激活输出FL燕麦延迟
PCI_RST_n高先配置访问
PCI_RST_n高先PCI_FRAME_n断言
2
5
3
5
0
1
100
40
2
5
15
6
6
1.5
2
2
2
14
7
10, 12
0
1
100
40
4
6
6
66兆赫
最大
民
30
11
11
1
2
2
2
33兆赫
单位
最大
ns
ns
ns
4
11
12
V / ns的
ns
ns
ns
28
ns
ns
ns
ns
ms
s
ns
钟
钟
一。所有的PCI引脚是同步的，除了PCI_RST_n和PCI_INTA_n PCI时钟。
B 。点至点的信号包括PCI_REQ_n和PCI_GNT_n 。
。所有输出驱动器必须是三态时PCI_RST_n处于活动状态。
TXCLK （中）
TXEN （下）
t
en_c2q
TXD [ 3：0] （下）
t
data_h
t
data_v
图19 ：以太网MAC发送接口波形
表17 ：以太网MAC发送接口AC时序
参数
t
en_c2q
t
data_v
t
data_h
从TXCLK到时钟上升沿时间
在TXEN变化
从TXCLK的所有时钟上升沿时间
具有有效的稳定值的数据信号
时间，其中所述输出数据仍然是有效的后
TXCLK的时钟上升沿
0.0
民
最大
8.0
9.0
单位
ns
ns
ns
QL901M QuickMIPS 数据手册Rev B
19
